公开(公告)号：CN118116960A

公开(公告)日：2024-05-31

申请号：CN202311556717.X

申请日：2023-11-21

Applicant: 瑞萨电子株式会社

Inventor： 永久克己 ,  黑田亮太 ,  松浦仁 ,  中西翔

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10 ,  H01L21/331

Abstract: 一种半导体衬底包括在成对的沟槽之间在Y方向上彼此分离的多个发射极形成区域、以及位于发射极形成区域之间的分离区域。p型基极区域被形成在发射极形成区域和分离区域中的每个区域的半导体衬底中。n型杂质区域被形成在每个发射极形成区域的基极区域中。杂质区域也在分离区域中与成对的沟槽接触的位置处被形成在基极区域中。

公开(公告)号：CN106409896B

公开(公告)日：2021-06-18

申请号：CN201610602231.9

申请日：2016-07-27

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/78

Abstract: 本发明涉及一种半导体器件。提高了半导体器件的性能。发射极电极通过形成在层间绝缘膜上的接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上，布置在线状空穴集电极单元区中的接触凹槽比接触凹槽短。

公开(公告)号：CN106469751B

公开(公告)日：2021-05-18

申请号：CN201610585246.9

申请日：2016-07-22

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06 ,  H01L21/331

Abstract: 本申请涉及半导体器件及其制作方法。为了实现设置有低接通电压和高负载短路耐受性的沟槽栅极IGBT的半导体器件。在半导体衬底的背表面上的集电极区域包括相对轻掺杂的P+型第一集电极区域以及相对重掺杂的P++型第二集电极区域。P++型第二集电极区域在平面图上包括在第一沟槽和形成在第一沟槽的侧表面上的N+型发射极区域之间以及在第二沟槽和形成在第二沟槽的侧表面上的N+型发射极区域之间的界面，第一沟槽中具有第一线状沟槽栅极电极，第二沟槽中具有第二线状沟槽栅极电极。这使得从半导体衬底的表面侧注入的电子能够到达P++型第二集电极区域，并且以其抵消从半导体衬底的背表面侧注入的空穴。

公开(公告)号：CN106469752B

公开(公告)日：2020-10-16

申请号：CN201610601900.0

申请日：2016-07-27

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/40 ,  H01L21/331

Abstract: 本发明涉及一种半导体器件及其制造方法。通过在半导体衬底的主表面上方与沟槽栅极电极一体地形成发射极耦合部以在发射极耦合部的侧壁上方形成分隔物，致使形成在发射极耦合部上方的层间绝缘膜的表面和形成在层间绝缘膜上方的发射极电极的表面特别地在发射极耦合部的端部具有平缓形状。由此，当发射极布线耦合到发射极电极/发射极焊盘时，应力被分散，而不是集中在发射极耦合部的锐角部，因此可抑制裂缝的出现。另外，通过形成分隔物，发射极电极的表面中中将形成的凹陷和突起可减少，由此，发射极电极和发射极布线之间的粘附性可提高。

公开(公告)号：CN107359155A

公开(公告)日：2017-11-17

申请号：CN201710187607.9

申请日：2017-03-27

Applicant: 瑞萨电子株式会社

Inventor： 沼部英雄 ,  立野孝治 ,  小岛勇介 ,  横井芳彦 ,  石田慎哉 ,  松浦仁

IPC: H01L25/16 ,  G01K7/01

CPC classification number: H01L23/34 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/32055 ,  H01L21/823412 ,  H01L23/5228 ,  H01L23/5286 ,  H01L23/53271 ,  H01L27/0629 ,  H01L28/20 ,  H01L29/0692 ,  H01L29/7393 ,  H01L29/74 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/861 ,  H03K17/16 ,  H03K2017/0806 ,  H03K2217/0027 ,  H03K2217/0063 ,  H03K2217/0072 ,  H01L25/16 ,  G01K7/01

Abstract: 本发明提供一种半导体器件和半导体装置，所述半导体器件包括功率器件和温度检测二极管。所述半导体器件具有被配置成使功率器件的电力线与温度检测二极管之间绝缘的器件结构。

公开(公告)号：CN106469751A

公开(公告)日：2017-03-01

申请号：CN201610585246.9

申请日：2016-07-22

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/423 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/66348 ,  H01L29/0615 ,  H01L29/4236

Abstract: 本申请涉及半导体器件及其制作方法。为了实现设置有低接通电压和高负载短路耐受性的沟槽栅极IGBT的半导体器件。在半导体衬底的背表面上的集电极区域包括相对轻掺杂的P+型第一集电极区域以及相对重掺杂的P++型第二集电极区域。P++型第二集电极区域在平面图上包括在第一沟槽和形成在第一沟槽的侧表面上的N+型发射极区域之间以及在第二沟槽和形成在第二沟槽的侧表面上的N+型发射极区域之间的界面，第一沟槽中具有第一线状沟槽栅极电极，第二沟槽中具有第二线状沟槽栅极电极。这使得从半导体衬底的表面侧注入的电子能够到达P++型第二集电极区域，并且以其抵消从半导体衬底的背表面侧注入的空穴。

公开(公告)号：CN106409894A

公开(公告)日：2017-02-15

申请号：CN201610404085.9

申请日：2016-06-08

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/732 ,  H01L29/06 ,  H01L21/331

Abstract: 本发明涉及一种半导体器件及其制造方法。半导体器件包括沟槽栅电极、将它们彼此耦合的发射极耦合部、布置在混合子单元区以及无源单元区中的层间绝缘膜，和穿透它的接触沟槽。而且，接触沟槽在混合子单元区与发射极耦合部的延伸方向的交叉区中被分割。而且，设置n+型发射极区以便与分割的接触沟槽的端部隔开。借助在交叉区中未形成接触沟槽的这种构造，可减小接触沟槽的加工失败。而且，因为设置n+型发射极区以便与接触沟槽的端部分开，因此可提高半导体器件的击穿电阻。

公开(公告)号：CN103489905A

公开(公告)日：2014-01-01

申请号：CN201310240332.2

申请日：2013-06-09

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/66348

Abstract: 本发明的实施例涉及窄的有源单元IE型沟槽栅极IGBT及其制造方法。在等宽有源单元IE型IGBT、宽有源单元IE型IGBT等中，有源单元区域在沟槽宽度方面等于无源单元区域，或者无源单元区域的沟槽宽度更窄。因此，相对易于确保击穿电压。然而，采用该结构，试图增强IE效应引起诸如结构复杂化之类的问题。本发明提供了一种窄的有源单元IE型IGBT，具有有源单元二维薄化结构，并且不具有用于接触的衬底沟槽。

公开(公告)号：CN103199108A

公开(公告)日：2013-07-10

申请号：CN201310008688.3

申请日：2013-01-04

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁

IPC: H01L29/739 ,  H01L29/10

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种IE型沟槽栅极IGBT。一种用于进一步增强具有有源晶元的宽度比无源晶元更窄的窄有源晶元IE型沟槽栅极IGBT的性能的方法，有效的是缩减晶元从而增强IE效应。然而，当简单地缩减晶元时，由于增加的栅极电容而降低了切换速度。IE型沟槽栅极IGBT晶元形成区域基本上包括具有线性有源晶元区域(40a)的第一线性单元晶元区域(40f)、具有线性孔集电极区域(40c)的第二线性单元晶元区域(40s)以及布置在它们之间的线性无源晶元区域(40i)。

公开(公告)号：CN102790082A

公开(公告)日：2012-11-21

申请号：CN201210155987.5

申请日：2012-05-15

Applicant: 瑞萨电子株式会社

Inventor： 松浦仁 ,  中泽芳人

IPC: H01L29/739 ,  H01L29/10

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/66348

Abstract: 本发明提供一种IE型沟槽栅IGBT，在IE型沟槽IGBT中，在单元区域内，交替或者梳齿状地配置实际与发射电极相连接的有源单元以及具有浮置P体区的待用单元，由此构成为在半导体衬底的装置主面侧容易累积空穴。但是，当要使IE型沟槽IGBT中的传导率调制进一步加快以及使装置简单化而扩大待用单元的宽度时，耐压迅速地下降。在本发明的发明中，在IE型沟槽IGBT中，构成单元区域的各线状单位单元区域主要由线状有源单元区域以及线状待用单元区域构成，该线状有源单元区域在其长度方向上，被分割为具有发射区域的有源区以及待用区。