-
公开(公告)号：CN100485816C
公开(公告)日：2009-05-06
申请号：CN200580004220.0
申请日：2005-02-04
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
CPC classification number: G11C16/22 , G11C29/702
Abstract: 通过在使用具有两个状态的、只能在一个方向上转换的存储元件的OTP型非易失性存储器中使用至少两个存储元件形成用于存储1位数据的存储单元。在使用具有H状态(第一状态)和L状态(第二状态)(下文简称为H和L)且只能在从L至H的一个方向上电转换的存储元件的OTP型非易失性存储器中，通过使用两个或两个以上存储元件形成用于存储1位数据的存储单元。
-
公开(公告)号：CN100479171C
公开(公告)日：2009-04-15
申请号：CN200580023590.9
申请日：2005-07-07
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , G06K19/07 , G06K19/077
Abstract: 本发明提供了通过使用多晶半导体在诸如塑料衬底或塑料膜衬底等对热敏感的衬底上形成高功能集成电路获得的处理器。此外，本发明提供了无线地发送和接收能量和信号的无线处理器、无线存储器、以及信息处理系统。根据本发明，信息处理系统包括元件形成区，以及天线，该元件形成区包括至少具有沟道形成区的晶体管，所述沟道形成区由10到200nm厚的分离成岛状的多个半导体膜当中的一个半导体膜构成。该晶体管被固定在柔性衬底上。其中形成了包括该元件形成区的高功能集成电路的无线处理器和半导体装置通过天线发送和接收数据。
-
公开(公告)号：CN101079397A
公开(公告)日：2007-11-28
申请号：CN200710126413.4
申请日：2002-11-29
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L29/78621 , H01L27/124 , H01L29/42384 , H01L2029/7863
Abstract: 将栅金属形成为膜，对于具有不同性质的每个TFT部分地腐蚀上述栅金属，制造栅电极。具体地说，对具有所要求的不同性质的每个TFT，通过将光刻胶曝光，制造光刻胶掩模。用上述光刻胶掩模，对于具有所要求的不同性质的每个TFT，腐蚀栅金属。这时，由于被覆盖而剩下了在对栅电极执行构图期间覆盖除TFT以外的TFT的半导体有源层的栅金属。可以在与所要求的性质一致的最佳条件下执行制造每个TFT的栅电极的步骤。
-
公开(公告)号：CN1992084A
公开(公告)日：2007-07-04
申请号：CN200610156259.0
申请日：2006-12-28
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
CPC classification number: H01L27/1266 , G11C7/24 , G11C8/08 , G11C17/14 , G11C17/165 , G11C17/18 , G11C29/787 , G11C29/816 , G11C29/848 , H01L27/1214
Abstract: 由于一次写入存储器只能够进行一次写入，所以，不可通过实际的写入检查检出坏位。因此，不可如上所述那样采取设置冗余电路以在修复坏位之后才出货的措施，因而，难以提供缺陷较少的存储器。本发明的目的在于提供一种缺陷概率大幅度降低的一次写入存储器。本发明的可只进行一次写入的非易失性存储器，包括：冗余存储单元；对所述冗余存储单元分配地址的第一电路；输出判定信号的第二电路，该判定信号表示是否正常地进行了写入；所述判定信号被输入并控制所述第一电路及所述第二电路的时序的第三电路。
-
公开(公告)号：CN1947253A
公开(公告)日：2007-04-11
申请号：CN200580012273.7
申请日：2005-04-06
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
IPC: H01L27/12 , G06K19/07 , G06K19/077 , H01L21/822 , H01L27/04 , H01L29/786
CPC classification number: H01L27/1266 , G06K19/07735 , G06K19/07749 , H01L23/49855 , H01L27/0266 , H01L27/12 , H01L27/1214 , H01L27/13 , H01L2924/0002 , H01L2924/09701 , H01L2924/12044 , H01L2924/3011 , H01L2924/00
Abstract: 本发明的限幅器采用包括浮栅的堆叠栅薄膜晶体管(TFT)作为二极管。当采用包括浮栅的TFT时，即使在存在TFT阈值电压Vth的变化的情况下，借助于控制聚集在浮栅中的电荷量，也可以控制阈值电压Vth。
-
Patent Agency Ranking
公开(公告)号：CN1829095A
公开(公告)日：2006-09-06
申请号：CN200610051518.3
申请日：2006-02-28
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/13 , H01L27/1214 , H01L27/1266 , H03K3/0315 , H03K5/133 , H03K23/582 , H03K2005/00039 , H03K2005/00202 , H03L7/085 , H03L7/0995 , H03L7/18
Abstract: 一种具有强大功能、多功能、和高附加值的半导体装置。该半导体装置包含提供于衬底上并输出具有正确频率的信号的PLL电路。通过在衬底上提供这种PLL电路，可以获得具有强大功能、多功能、和高附加值的半导体装置。
-
公开(公告)号：CN1697187A
公开(公告)日：2005-11-16
申请号：CN200410094239.6
申请日：2004-12-17
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
CPC classification number: H01L27/112 , H01L21/76892 , H01L21/76894 , H01L21/76895 , H01L27/0207 , H01L27/105 , H01L27/11253 , H01L27/11293 , H01L27/12 , H01L27/1266 , H01L27/1285 , H01L27/1292 , H01L27/13 , H01L29/78624 , H01L2924/0002 , H01L2924/00
Abstract: 提供了一种具有增加的冲击阻力、有吸引力的设计和减少的成本的芯片，及其制造方法。半导体集成电路形成在大的玻璃衬底上，其包括的ROM的数据部分是通过喷墨方法或激光切割方法确定。因此不需要利用光掩模，能够减小成本，形成廉价的ID芯片。另外，依靠本申请，半导体集成电路能够置换到挠性衬底上，从而能得到增强的冲击阻力和更具吸引力的ID芯片。
-
公开(公告)号：CN1581360A
公开(公告)日：2005-02-16
申请号：CN200410068498.1
申请日：2004-07-29
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
IPC: G11C29/00
CPC classification number: H03K5/26
Abstract: 本发明提供了一种逻辑电路，用以识别在延迟上有变化的信号间的时间差，并提供了一种集成电路，该集成电路可以估算内部信号间延迟的变化。当输入作为一对具有时间差的数字信号的第一信号和第二信号时，通过利用根据延迟关系输出不同数量的脉冲的逻辑电路，可以估算集成电路内部信号延迟的变化。特别是，通过利用锁存电路，对在第一信号为高且第二信号为低的时间段内的第一信号和第二信号的值，以及紧接在它们之前的第一信号和第二信号的值进行逻辑运算，从而产生输出信号。此外，通过可以设定输入信号的延迟时间的延迟电路，可以定量地估算出信号间的时间差。
-
公开(公告)号：CN1574079A
公开(公告)日：2005-02-02
申请号：CN200410045960.6
申请日：2004-05-26
Applicant: 株式会社半导体能源研究所
Inventor： 加藤清
IPC: G11C11/40 , G11C11/4193
CPC classification number: H01L29/78672 , G11C11/4074 , G11C11/4085 , H01L27/105 , H01L27/10891 , H01L27/10897 , H01L29/78648
Abstract: 一种能够按要求的操作条件以较少的功耗操作的存储装置和一种使用该存储装置的半导体器件。存储电路包括其中配置多个存储单元的单元阵列、驱动电路、其中的每个都包含存储电路的多个选择电路以及电源电路。多个电位从电源电路被供给多个选择电路中的每一个，多个选择电路中的每一个按照储存在每个存储电路中的数据在多个电位之中选择一个电位，利用从驱动电路输出的信号将所选择的电位供给多个存储单元之中的对应于多个选择电路中的每一个的存储单元。
-
公开(公告)号：CN1523668A
公开(公告)日：2004-08-25
申请号：CN200410003980.7
申请日：2004-02-12
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1266 , H01L21/8221 , H01L27/0688 , H01L27/1214 , H01L27/3209 , H01L27/3227 , H01L29/78603 , H01L29/78621
Abstract: 本发明的目的是提供一种半导体器件，该半导体器件具有的集成电路有以下特点：使用价格低廉的玻璃衬底；能够应付信息量的增加；高性能；且能高速工作。一种具有通过将在不同衬底上形成的半导体元件转移以层叠的半导体元件的半导体器件，其中，在所述层叠的半导体元件之间形成有由树脂形成的膜以及形成在一部分区域中的金属氧化物，并且，在和所述层叠的半导体元件中的一个半导体元件电连接的发光元件中，第一电信号被转换为光信号，且在和所述层叠的半导体元件中的另一个半导体元件电连接的光接收元件中，所述光信号被转换为第二电信号。
-
-
-
-
-
-
-
-
-
Search Results
265
records
(took 0.054 seconds)
