公开(公告)号：CN101887848A

公开(公告)日：2010-11-17

申请号：CN201010129041.2

申请日：2010-03-04

申请人： 硅电子股份公司

发明人： P·施托克 ,  T·布施哈特

IPC分类号： H01L21/20 ,  H01L21/205

CPC分类号： H01L21/02532 ,  H01L21/02381 ,  H01L21/02658 ,  Y10S438/933

摘要： 晶片的生产方法，所述晶片包括具有前侧和背侧的硅单晶衬底和沉积于所述前侧上的SiGe层，所述方法包括下列顺序的步骤：同时抛光硅单晶衬底的前侧和背侧；在硅单晶衬底的背侧上沉积应力补偿层；抛光硅单晶衬底的前侧；清洁背侧上沉积了压力补偿层的硅单晶衬底；和在硅单晶衬底的前侧上沉积完全或部分松驰的SiGe层。

公开(公告)号：CN101678665A

公开(公告)日：2010-03-24

申请号：CN200880017145.5

申请日：2008-04-02

申请人： 代表亚利桑那州立大学行事的亚利桑那董事会

发明人： J·库维塔奇斯 ,  J·泰斯 ,  Y·方

IPC分类号： B32B33/00 ,  H01L21/20

CPC分类号： H01L21/0262 ,  C01B33/08 ,  C01B33/107 ,  C23C16/30 ,  H01L21/02381 ,  H01L21/02532 ,  H01L21/02636 ,  Y10S438/933

摘要： 本发明提供分子式Si x Ge y H z-a X a 的化合物和制备该化合物的方法，其中X为卤素，x、y、z和a在本文中定义，以及使用本发明的化合物在硅衬底上沉积高Ge含量Si膜的方法。

公开(公告)号：CN101677110A

公开(公告)日：2010-03-24

申请号：CN200910205003.8

申请日：2004-11-19

申请人： 英特尔公司

发明人： A·莫西 ,  B·波亚诺夫 ,  G·格拉斯 ,  T·霍夫曼

IPC分类号： H01L29/78 ,  H01L29/45 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L29/7848 ,  H01L21/28518 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/41725 ,  H01L29/6628 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7842 ,  Y10S438/933

摘要： 本发明的实施例通过使用用于源极和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在切换速度和功耗两方面提高晶体管性能。

公开(公告)号：CN100590838C

公开(公告)日：2010-02-17

申请号：CN200480028279.9

申请日：2004-09-30

申请人： S.O.I.TEC绝缘体上硅技术公司

发明人： N·达瓦尔 ,  B·吉斯兰 ,  C·奥内特 ,  O·雷萨克 ,  I·凯勒富克

IPC分类号： H01L21/762

CPC分类号： H01L21/76251 ,  H01L21/2007 ,  H01L21/76254 ,  Y10S438/933

摘要： 本发明提供一种制备包含支撑衬底(20)上的半导体材料薄层(2”)的结构的方法，所述薄层(2”)是由包含半导体材料上层(2)的施予衬底(10)而获得，所述方法的特征在于其包括：-在所述上层(2)上形成键合层(3)，所述键合层(3)的材料接受上层(2)材料的元素的扩散；清洗所述键合层(3)以控制其键合粘附；将施予衬底(10)，从先前形成在上层(2)上并清洗过的键合层(3)的一侧，键合到支撑衬底(20)；以及将所述元素从上层扩散到键合层中，以使键合层及所述上层中所述元素的浓度均匀化，以便构成具有所述键合层及所述上层的所述结构的薄层(2”)。

公开(公告)号：CN100583445C

公开(公告)日：2010-01-20

申请号：CN200710136480.4

申请日：2003-07-15

申请人： 国际商业机器公司

发明人： S·W·拜戴尔 ,  K·E·福格尔 ,  D·A·萨达纳

IPC分类号： H01L27/12 ,  H01L29/786 ,  H01L23/00

CPC分类号： H01L21/76243 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02488 ,  H01L21/02532 ,  H01L21/02664 ,  Y10S438/933

摘要： 提供一种形成驰豫的绝缘体上SiGe衬底的方法，该衬底具有增强的驰豫、显著降低的缺陷密度和改进的表面质量。该方法包括在第一单晶Si层的表面上形成SiGe合金层。该第一单晶Si层与下面的阻挡层具有界面，该阻挡层抗Ge扩散。然后，在所述界面处或其附近将能够形成缺陷的离子注入到结构中，该缺陷允许机械退耦，此后对包括注入离子的结构进行加热步骤，允许Ge互扩散到整个第一单晶Si层和SiGe层，以便在阻挡层的顶上形成显著驰豫的、单晶和均匀的SiGe层。还提供了具有改进性能的绝缘体上SiGe衬底以及包含该衬底的异质结构。

公开(公告)号：CN100565823C

公开(公告)日：2009-12-02

申请号：CN200480033557.X

申请日：2004-11-19

申请人： 英特尔公司

发明人： A·莫西 ,  B·波亚诺夫 ,  G·格拉斯 ,  T·霍夫曼

IPC分类号： H01L21/336 ,  H01L21/285 ,  H01L29/78

CPC分类号： H01L29/7848 ,  H01L21/28518 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/167 ,  H01L29/36 ,  H01L29/41725 ,  H01L29/6628 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/7833 ,  H01L29/7842 ,  Y10S438/933

摘要： 本发明的实施例通过使用用于源极区和漏极区的硅锗合金以及镍硅锗自对准硅化物(即，自对准硅化物)层以形成源极区和漏极区的接触表面来减小晶体管的外电阻。基于硅锗和硅化物之间减少的金属半导体功函数以及与硅相比硅锗中增加的载流子迁移率，硅锗和镍硅锗硅化物的界面具有较低的比接触电阻率。可对硅锗进行掺杂以进一步调节其电属性。晶体管的外电阻的减小等同于在开关速度和功耗两方面提高晶体管性能。

公开(公告)号：CN101147243A

公开(公告)日：2008-03-19

申请号：CN200580011654.3

申请日：2005-04-05

申请人： 飞思卡尔半导体公司

发明人： 马瑞斯·K.·奥罗斯基 ,  亚历山大·L.·巴尔 ,  马里亚姆·G.·撒达卡 ,  特德·R.·怀特

IPC分类号： H01L21/31

CPC分类号： H01L29/1054 ,  H01L21/02126 ,  H01L21/02164 ,  H01L21/02236 ,  H01L21/31658 ,  H01L21/32105 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  Y10S438/933

摘要： 提供一种具有硅层(24，26，28)的半导体衬底。在一个实施例中，衬底是硅层(24，26，28)下面具有氧化物层(14)的绝缘体上硅(SOI)衬底(12，14，24，26，28)。在硅层(24，26，28)上形成无定形的或多晶的硅锗层(32)。或者将锗注入到硅层(24，26，28)的顶部形成非晶态的硅锗层(32)。然后将硅锗层(32)氧化，使硅锗层转化成二氧化硅层(34)，并使至少一部分硅层(24，26，28)转化成富含锗的硅(36，38)。然后在用富含锗的硅形成晶体管(48，50，52)之前除去二氧化硅层(34)。在一个实施例中，在硅层(28)之上、硅锗层(32)之下用图案掩模层有选择地形成富含锗的硅(36，38)。或者，隔离区可用于限定衬底的局部区域，在衬底的局部区域中形成富含锗的硅。

公开(公告)号：CN100364052C

公开(公告)日：2008-01-23

申请号：CN03820954.3

申请日：2003-08-12

申请人： 阿德弗西斯有限公司

发明人： 亚当·丹尼尔·开普维尔 ,  蒂莫西·约翰·格拉斯彼 ,  埃文·休伯特·克雷斯威尔·帕克 ,  特伦斯·霍尔

IPC分类号： H01L21/20

CPC分类号： H01L21/02647 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02639 ,  Y10S438/933

摘要： 一种形成晶体调谐半导体衬底的方法包括如下步骤：通过提供在Si表面上平行间隔的氧化物墙(2)来确定该Si表面的平行条，在该条上选择性生长第一SiGe层，使得第一位错(3)优先在墙(2)之间的第一SiGe层中延伸，以释放在第一SiGe层中横切于墙(2)的方向上的应变，在第一SiGe层的顶部上生长第二SiGe层以生长超过墙(2)，使得在墙(2)之上的第二SiGe层中优先形成第二位错，以释放在第二SiGe层中横切于第一位错(3)的方向上的应变。这样产生的位错用于在相互横切的方向上释放材料中的应力，同时由于在空间上被分隔而使这两组位错不能发生相互作用。这样，将大地降低了穿透位错的密度和表面粗糙度，因而通过减少导致有源器件中电子散射和使电子移动速度下降的原子晶格破坏增强了虚拟衬底的性能。

公开(公告)号：CN1969373A

公开(公告)日：2007-05-23

申请号：CN200580019796.4

申请日：2005-06-07

申请人： 皇家飞利浦电子股份有限公司

发明人： P·默尼耶-贝拉尔 ,  C·拉维特

IPC分类号： H01L21/20

CPC分类号： H01L29/1054 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/0251 ,  H01L21/02532 ,  H01L29/6659 ,  H01L29/7833 ,  Y10S438/933

摘要： 本发明涉及一种制造半导体应变层的方法和制造半导体器件(10)的方法，其中提供硅半导体本体(11)，在其表面有具有硅和锗混合晶格和使晶格基本松弛的厚度的第一半导体层(1)，在第一半导体层(1)顶部上提供包括应变硅的第二半导体层(2)，在该第二半导体层(2)中形成半导体器件(10)的一部分，且其中进行一种措施以便在需要形成半导体器件(10)的后续工艺期间防止应变硅层(2)的有效厚度减小，所述措施包括使用具有硅和锗混合晶格的第三层(3)。根据本发明，第三层(3)薄且设置在第二层(2)中靠近第一和第二半导体层(1、2)之间的界面。这样在随后形成MOSFET之后，应变硅层(2)的最终厚度可以增大，得到具有更好高频特性的MOSFET。本发明还包括通过根据本发明的方法获得的器件和适用于这种方法的半导体衬底结构。

公开(公告)号：CN1956149A

公开(公告)日：2007-05-02

申请号：CN200610137543.3

申请日：2006-10-25

申请人： 国际商业机器公司

发明人： 程慷果 ,  J·A·曼德尔曼 ,  B·J·格里恩

IPC分类号： H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC分类号： H01L21/76251 ,  H01L21/76245 ,  Y10S438/933

摘要： 一种半导体结构包括单晶体含锗层，优选基本上纯锗，衬底，以及将含锗层与衬底分开的掩埋绝缘层。多孔层，其可以是多孔硅，在衬底上形成，而含锗层在多孔硅层上形成。可以将多孔层转变为提供掩埋绝缘层的氧化层。作为选择，可以将含锗层从多孔层转移到另一个衬底上的绝缘层。转移后，绝缘层掩埋在后一衬底和含锗层之间。