非易失性半导体存储装置及其写入与读出方法

    公开(公告)号:CN101458962A

    公开(公告)日:2009-06-17

    申请号:CN200810187037.4

    申请日:2008-12-12

    发明人: 津村和宏

    摘要: 本发明“非易失性半导体存储装置及其写入与读出方法”提供:用由存储元件以外的MOS晶体管确定的最大工作电压以内的电压进行写入,即使将由所述存储元件以外的MOS晶体管确定的最大工作电压在所要求的期间持续施加,也不会引起数据的反转的非易失性半导体存储装置及其写入方法和读出方法。为此,在同一衬底上形成在栅导通状态下的漏极耐压即导通耐压不同的MOS晶体管,将导通耐压低的一方的MOS晶体管作为存储元件来使用,通过利用在栅导通状态下漏极耐压低,使导通耐压低的一方的MOS晶体管的漏极/衬底间的PN结短路,进行数据的写入。

    用于编程的抗熔丝及其制作方法、带编程装置的维修电路

    公开(公告)号:CN1239307A

    公开(公告)日:1999-12-22

    申请号:CN98127106.5

    申请日:1998-12-31

    IPC分类号: G11C14/00 G11C11/34

    CPC分类号: H01L27/11206

    摘要: 一种为冗余单元编程的抗熔丝和一种具有编程装置的维修电路。该电路包括半电源电压源;为存储单元阵列的故障单元与冗余单元互换提供编程电压的编程电压源;根据存储单元地址信号提供地电位的地电压源;抗熔丝,在正常工作中,该抗熔丝接收半电源电压源的电压并对其充电,而在编程操作时,根据编程电压源和地电压源之间的电压差,抗熔丝使介电膜击穿,从而执行编程;根据抗熔丝的编程状态而输出输出信号的输出单元。

    基于标准CMOS工艺的单层多晶结构EEPROM

    公开(公告)号:CN109473430A

    公开(公告)日:2019-03-15

    申请号:CN201811456480.7

    申请日:2018-11-30

    发明人: 齐敏 孙泉 宋培滢

    IPC分类号: H01L27/112

    CPC分类号: H01L27/11206

    摘要: 本发明公开了一种单层多晶结构EEPROM,包括P型硅基材、均设置在P型硅基材的第一N型阱和第二N型阱,以及耦合电容管和PMOS晶体管;耦合电容管包括第一浮栅、耦合电容端和第一栅氧化层,耦合电容端和第一栅氧化层均设置在第一N型阱上,第一浮栅设置在第一栅氧化层上;PMOS晶体管包括第二浮栅、均设置在第二N型阱上的P+源极掺杂区、P+漏极掺杂区、N+衬底掺杂区和第二栅氧化层,第二浮栅设置在第二栅氧化层上;第二浮栅通过浮栅导电连接第一浮栅。本发明的单层多晶结构EEPROM,通过改进EEPROM的结构,使之能够承受擦除时的操作电压,与此同时能够基于标准CMOS工艺生产,而不仅仅只局限于某些特定工艺,改善单层多晶结构EEPROM的兼容性,利于降低制造成本。

    反熔丝存储器单元
    47.
    发明授权

    公开(公告)号:CN105849861B

    公开(公告)日:2018-08-10

    申请号:CN201580002116.1

    申请日:2015-04-02

    摘要: 一种具有可变厚度栅极氧化物的反熔丝存储器单元。所述可变厚度栅极氧化物通过以下步骤形成:在反熔丝晶体管的沟道区上沉淀第一氧化物;从沟道区的薄氧化物区移除第一氧化物;以及然后在薄氧化物区热生长第二氧化物。剩余的第一氧化物限定沟道区的厚氧化物区。第二氧化物生长发生在剩余的第一氧化物下方,但以小于薄氧化物区中氧化物热生长的速率生长。这使得厚氧化物区中的第一氧化物和第二氧化物的组合的厚度大于薄氧化物区中的第二氧化物。