-
公开(公告)号：CN116702669A
公开(公告)日：2023-09-05
申请号：CN202310706428.7
申请日：2023-06-14
Applicant: 西安电子科技大学
IPC: G06F30/3323 , G06F30/323
Abstract: 本发明涉及一种formal验证的可复用模块级验证环境的建立方法，包括：根据DUT的测试需求，结合sva断言以及system Verilog语言搭建formal验证环境，其中，formal验证环境包括多个formal验证部件；设置外部工作状态控制器以控制formal验证部件的soc级可复用部分和soc级不可复用部分的开启和关闭。本发明通过对formal验证部件的soc级可复用部分与soc级不可复用部分进行分离，从而大大提升formal验证迁移验证平台的效率，通过设置外部工作状态控制器，在将验证环境从模块级迁移到soc级时，减少COV覆盖点，并且将不可复用的部件进行关闭，以避免在soc级验证过程中重复做模块级验证环境的测试，大大减轻了工作负担，提高了工作效率。
-
公开(公告)号：CN116230553A
公开(公告)日：2023-06-06
申请号：CN202310201566.X
申请日：2023-02-28
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L21/48 , H01L23/373 , C30B29/04 , C30B28/14
Abstract: 本发明公开了一种散热集成半导体器件的制备方法及半导体器件，其中的方法包括如下步骤：在衬底上生长半导体器件结构层，并在半导体器件结构层的第一表面上生长导电电极；在第一表面上生长第一介质层，第一介质层覆盖导电电极；在第一介质层上生长第一金刚石散热层；刻蚀去除衬底以显露半导体器件结构层的第二表面，并在第二表面上生长第二介质层；在第二介质层上生长第二金刚石散热层。本发明中的方法，能够提高制备得到的散热率较高且质量较好的器件。
-
公开(公告)号：CN116180222A
公开(公告)日：2023-05-30
申请号：CN202310201556.6
申请日：2023-02-28
Applicant: 西安电子科技大学芜湖研究院
IPC: C30B25/12 , C30B25/16 , C30B25/20 , C30B29/04 , C23C16/458
Abstract: 本发明公开了一种单晶金刚石外延生长方法，包括如下步骤：将单晶金刚石衬底焊接于第一钼托上；在单晶金刚石衬底上进行同质外延生长，直至生长得到的第一金刚石外延层的厚度达到第一预设厚度；将第一金刚石外延层焊接于第二钼托上的第一生长凹槽内，直至生长得到的第二金刚石外延层的厚度与第一生长凹槽的深度的差值达到预设差值；将第二金刚石外延层焊接于第三钼托上的第二生长凹槽内，直至生长得到的第三金刚石外延层的厚度与第二生长凹槽的深度的差值达到预设差值；重复外延生长，直至得到第二预设厚度的单晶金刚石外延层。本发明中的方法，能够减小外延生长过程中的应力集中和应力累积，防止单晶金刚石外延层出现裂纹。
-
公开(公告)号：CN116028286A
公开(公告)日：2023-04-28
申请号：CN202211640607.7
申请日：2022-12-20
Applicant: 西安电子科技大学
IPC: G06F11/22
Abstract: 本发明公开了一种基于多通道二级缓存的模块验证方法，包括：激励发生器向多通道二级缓存和监视器发送当前控制信号；多通道二级缓存根据当前控制信号，在当前时钟周期内采用至少两个输出通道分别向每个接收通道同时发送数据，从至少两个输出通道中确定当前时钟周期内每个接收通道对应的实际输出通道，存储实际输出通道发送的数据；生成当前时钟周期内每个接收通道的仲裁信号后发至监视器，将当前时钟周期内该接收通道接收的数据输出至比较器；监视器从至少两个输出通道处获取当前时钟周期内发送至该接收通道的数据，并发送至比较器，对当前时钟周期内该接收通道的仲裁信号验证；比较器根据接收的数据对当前时钟周期内该接收通道输出的数据验证。
-
公开(公告)号：CN115966598A
公开(公告)日：2023-04-14
申请号：CN202211691889.3
申请日：2022-12-27
Applicant: 西安电子科技大学芜湖研究院
Inventor： 陈军飞 , 李逸江 , 任泽阳 , 苏凯 , 孟金涛 , 朱潦亮 , 王东 , 吴勇 , 陈兴 , 许琦辉 , 丁森川 , 李俊鹏 , 黄思源 , 费一帆 , 马源辰 , 何琦 , 张金风
IPC: H01L29/16 , H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开了一种增强型金刚石场效应晶体管的制备方法及器件，其中的方法包括如下步骤：在本征金刚石层上生长p型掺杂金刚石层；对p型掺杂金刚石层的器件表面进行氢终端处理，以在p型掺杂金刚石层的器件表面形成氢终端导电层；去除栅极位置区域的氢终端导电层，并在栅极位置区域两侧的氢终端导电层上分别淀积源电极和漏电极；在p型掺杂金刚石层上的栅极位置区域生长栅介质层，并在栅介质层上淀积栅电极。本发明中的方法，能够制备得到大电流增强型金刚石场效应晶体管器件。
-
Patent Agency Ranking
公开(公告)号：CN115831968A
公开(公告)日：2023-03-21
申请号：CN202211534911.3
申请日：2022-12-01
Applicant: 西安电子科技大学
IPC: H01L27/092 , H01L23/373 , H01L21/82 , H01L21/8256
Abstract: 本发明涉及一种氢终端金刚石/氧化镓异质集成互补器件及制备方法，CMOS反相器包括：金刚石衬底层、氧化镓衬底层、第一源电极、第一漏电极、第一介质层、第一栅电极、氢终端表面层、第二源电极、第二漏电极、第二介质层和第二栅电极。本发明实施例通过异质集成的方法将氢终端金刚石PMOS和氧化镓NMOS结合在一起制备超宽禁带半导体CMOS器件，有效解决了金刚石难以实现n型掺杂、氧化镓难以实现p型掺杂的关键难题，保证了器件的各自的高性能和整体的高质量，实现了适合超高温、强辐照环境应用的高性能超宽禁带半导体CMOS反相器。
-
公开(公告)号：CN113594342B
公开(公告)日：2022-09-02
申请号：CN202110546574.9
申请日：2021-05-19
Applicant: 西安电子科技大学芜湖研究院
Abstract: 本发明涉及一种嵌套金刚石散热层的纳米柱LED结构及制备方法，该纳米柱LED结构包括：衬底层；成核层，位于衬底层上；第一n型掺杂GaN层，位于成核层上；键合层，间隔分布在第一n型掺杂GaN层上；金刚石层，位于键合层上；若干纳米柱LED结构，位于第一n型掺杂GaN层上，且每个纳米柱LED结构均嵌套于金刚石层和键合层中；若干第一电极，位于第一n型掺杂GaN层上，且位于金刚石层之间，若干第一电极与若干纳米柱LED结构一一对应；若干第二电极，一一对应的设置在纳米柱LED结构上。该纳米柱LED结构将纳米柱LED结构嵌套于金刚石层中，同时解决了器件的散热问题和出光问题，提高了器件的性能。
-
公开(公告)号：CN114692491A
公开(公告)日：2022-07-01
申请号：CN202210258348.5
申请日：2022-03-16
Applicant: 西安电子科技大学
Abstract: 本发明涉及微电子器件技术与人工智能技术领域，具体涉及基于神经网络的GaN JBS二极管器件性能预测方法。本发明充分利用神经网络深度学习根据数据自动提取特征的特点，将其应用于GaN JBS二极管器件性能的预测，从而快速预测器件性能，并根据预测结果调整输入结构来优化器件特性；弥补了传统器件仿真和实验测试方法周期长、效率低、耗时耗力的不足，快速便捷地建立起由GaN JBS二极管器件结构与性能指标之间的关联，能够加速GaN JBS二极管性能预测的研究，降低预期性能指标下器件结构的设计难度。
-
公开(公告)号：CN112736135B
公开(公告)日：2022-04-19
申请号：CN202110028079.9
申请日：2021-01-11
Applicant: 西安电子科技大学
IPC: H01L29/20 , H01L29/778 , H01L21/335 , H01L21/02 , H01L23/373
Abstract: 本发明公开了一种基于金刚石衬底的InAlN/GaN高电子迁移率晶体管及制备方法，主要解决现有同类器件界面结合强度差、界面热阻高、工艺流程复杂的问题。其自下而上包括：金刚石衬底(1)、GaN沟道层(2)和InAlN势垒层(3)，InAlN势垒层(3)上同时设有源极(4)、漏极(5)和栅极(6)，该衬底采用晶面取向为(111)晶向的金刚石，以提高器件的散热能力；该GaN沟道层的厚度为20‑30nm；该InAlN势垒层的Al组分为80％‑85％，厚度为10‑15nm。本发明增强了器件的散热能力，降低了界面热阻，提高了器件的工作寿命和稳定性，简化了工艺条件，可用于高频、大功率微波毫米波器件的制备。
-
公开(公告)号：CN114361121A
公开(公告)日：2022-04-15
申请号：CN202111656549.2
申请日：2021-12-30
Applicant: 西安电子科技大学芜湖研究院
IPC: H01L23/373 , H01L29/06 , H01L29/423 , H01L29/51 , H01L29/778 , H01L21/335 , H01L21/28
Abstract: 本发明公开了一种带有p‑SnO栅帽层的新型金刚石基垂直GaN‑HEMT器件及其制备方法，涉及半导体技术领域，该器件包括自下而上依次排布的Si‑Ir‑SrTiO3复合衬底、高质量金刚石单晶外延层、AlN/GaN超晶格层、N+‑GaN基底层、N‑GaN层、P‑GaN电流阻挡层，GaN/AlGaN异质结、p‑SnO栅帽层等结构，本发明将超结进行梯度掺杂并和高K介质的间隔排布能更有效的实现了调制电场，通过引入p‑SnO栅帽层使之变为常关型的E‑mode器件，金刚石结构衬底的引入大幅增强了器件的散热能力，提升了性能，相对于传统的超结结构，能在不牺牲击穿电压的情况下降低导通电阻，提升了器件的击穿电压，能更好的发挥器件的栅控能力，使器件的阈值电压正向漂移，有益于常关型的E‑mode器件的制作与后续同质衬底上CMOS反相器链的制作。
-
-
-
-
-
-
-
-
-
Search Results
191
records
(took 0.048 seconds)
