公开(公告)号：CN104051506B

公开(公告)日：2017-08-08

申请号：CN201410097863.5

申请日：2014-03-17

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： N·萨赛特 ,  R·严 ,  J·亨治尔 ,  S·Y·翁

IPC分类号： H01L29/08 ,  H01L21/336 ,  H01L21/22

CPC分类号： H01L21/26513 ,  H01L21/26506 ,  H01L21/2822 ,  H01L21/28255 ,  H01L29/66477 ,  H01L29/66568 ,  H01L29/78

摘要： 本发明涉及一种氟掺杂信道硅锗层，其中，所揭示的是用于在信道硅锗(cSiGe)层具有改良型接口粗糙度的P型信道金属氧化物半导体场效晶体管(PMOSFET)的形成方法以及所产生的装置。具体实施例可包括在衬底中指定作为信道区的区域，在所指定信道区之上形成信道硅锗层，以及将氟直接植入到信道硅锗层内。具体实施例或可包括将氟植入到硅衬底中被指定为信道区的区域内，在所指定信道区之上形成信道硅锗层，以及加热硅衬底和信道硅锗层以将氟扩散到信道硅锗层内。

公开(公告)号：CN103811485B

公开(公告)日：2017-03-01

申请号：CN201310306060.1

申请日：2013-07-19

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 赖大伟 ,  H·莱维 ,  林盈彰

IPC分类号： H01L27/02 ,  H01L27/04 ,  H01L23/60

CPC分类号： H01L29/0847 ,  H01L27/027 ,  H01L29/0653 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/7835 ,  H01L29/861

摘要： 本发明揭露一种ESD保护电路，及一种装置，包括基板，定义有装置区域，其特征在于，该装置区域具有至少具有第一及第二晶体管的ESD保护电路，其特征在于，各该晶体管包括栅极，具有第一侧及第二侧；第一扩散区域，位于邻近该栅极的该第一侧的该装置区域中；第二扩散区域，位于远离该栅极的该第二侧的该装置区域中；以及漂移隔离区域，设置于该栅极与该第二扩散区域间；第一装置阱，包围该装置区域，第二装置阱，设置在该第一装置阱内；漂移阱，包围该第二扩散区域其特征在于，该漂移阱的边缘不延伸到该栅极下方并远离沟道区域；以及漏极阱，设置在该第二扩散区域下方及该漂移阱内。

公开(公告)号：CN103456641B

公开(公告)日：2016-12-07

申请号：CN201310202981.3

申请日：2013-05-28

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： J·亨治尔 ,  S·Y·翁 ,  S·弗莱克豪斯基 ,  T·沙伊普

IPC分类号： H01L21/336 ,  H01L21/8238

CPC分类号： H01L27/0922 ,  H01L21/26513 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/1054 ,  H01L29/458 ,  H01L29/4925 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7848

摘要： 本发明涉及PMOS设备的晚原位掺杂硅锗接合。实施例包含形成第一及第二高介电常数金属栅极栅极堆栈于基板上、形成氮化物衬垫及氧化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的各侧、于各该第一及第二高介电常数金属栅极栅极堆栈的各侧执行晕/延伸植入、形成氧化物衬垫及氮化物间隙壁于各该第一及第二高介电常数金属栅极栅极堆栈的该氧化物间隙壁上；形成深源极/漏极区域在该第二高介电常数金属栅极栅极堆栈的相反侧上；形成氧化物硬掩模于该第二高介电常数金属栅极栅极堆栈之上；形成嵌入式硅锗于该第一高介电常数金属栅极栅极堆栈的相反侧上；以及移除该氧化物硬掩模。

公开(公告)号：CN103515379B

公开(公告)日：2016-08-24

申请号：CN201310263009.7

申请日：2013-06-27

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 赖大伟 ,  M·I·纳塔拉延

IPC分类号： H01L27/02

CPC分类号： H01L27/0262

摘要： 本发明涉及一种无受闩锁影响的ESD保护。静电放电模块包括：静电放电电路及闩锁控制电路；该静电放电电路，具有接垫端及低电位电源端；该闩锁控制电路，包括耦接于高电位电源的第一闩锁端以及耦接于ESD电路的闩锁输出端；第一操作模式与第二操作模式；其中，在该第一操作模式中，闩锁控制电路是去激活的并且该静电放电电路具有小于100mA的第一触发电流It1，并且在该第二操作模式中，闩锁控制电路是激活的并且该静电放电电路具有大于100mA的第二触发电流It2。

公开(公告)号：CN103311239B

公开(公告)日：2016-04-27

申请号：CN201310072535.5

申请日：2013-03-07

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 赖大伟 ,  林盈彰

IPC分类号： H01L27/02 ,  H01L21/77

CPC分类号： H03K19/00315 ,  H01L27/0292 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明揭露一种跨域静电放电保护方案。实施例包含将第一电力钳位耦接至第一电力轨与第一接地轨；提供第一NMOS晶体管，其具有第一源极、第一漏极与第一栅极；将该第一源极耦接至第二接地轨；提供第一PMOS晶体管，其具有第二源极、第二漏极与第二栅极；将该第二源极耦接至该第一电力轨；以及于发生在该第一电力轨处的静电放电事件期间，经由该第一电力钳位提供信号以导通该第一NMOS晶体管。

公开(公告)号：CN103456720B

公开(公告)日：2016-04-20

申请号：CN201310203757.6

申请日：2013-05-28

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 林盈彰 ,  赖大伟

IPC分类号： H01L23/60 ,  H01L29/78

CPC分类号： H02H9/046 ,  H01L2924/0002 ,  Y10T29/49117 ,  H01L2924/00

摘要： 揭示一种用于具有多重电力领域的电路的静电放电保护设备。具体实施例包括：使第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；使第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；提供用以阻断来自静电放电事件的电流的阻断电路；在该第一领域中提供I/O接口连接用以传送来自该第一领域的讯号至该阻断电路；在该第二领域中提供核心接口连接用以传送来自该阻断电路的讯号至该第二领域；使该阻断电路的输入连接耦合至该I/O接口连接；以及使该阻断电路的输出连接耦合至核心接口连接。

公开(公告)号：CN102956462B

公开(公告)日：2016-03-23

申请号：CN201210269889.4

申请日：2012-07-31

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 陈学深 ,  卓荣发 ,  郭克文

IPC分类号： H01L21/28 ,  H01L21/8247 ,  H01L29/423 ,  H01L27/115

CPC分类号： H01L27/11521 ,  G11C16/0408 ,  G11C16/0425 ,  G11C16/14 ,  G11C16/26 ,  H01L21/28273 ,  H01L29/42328 ,  H01L29/66795 ,  H01L29/66825 ,  H01L29/7851 ,  H01L29/7881

摘要： 本发明涉及一种双栅极式闪存，提供一种制造介于内存栅极堆叠及选择栅极之间具有鳍状结构的分离栅极内存单元。实施例包括在该内存栅极堆叠下方的第一沟道区及在该选择栅极下方的第二沟道区。

公开(公告)号：CN104752379A

公开(公告)日：2015-07-01

申请号：CN201410817948.6

申请日：2014-12-24

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： M·A·巴特卡 ,  陈元文 ,  刘威 ,  O·延斯

IPC分类号： H01L23/485 ,  H01L21/60

摘要： 本发明公开一种包含铜柱结构的集成电路及其制造方法。于一示例实施例中，集成电路包括最后金属层以及设置于该最后金属层上方的钝化层，该最后金属层及钝化层二者设置于形成于半导体衬底上的集成电路主动组件上方。该集成电路进一步包括铜柱结构，其部分设置于该钝化层的第一部分内且位于该最后金属层正上方。该钝化层的该第一部分由该钝化层的第一及第二侧壁以及该最后金属层的上表面所定义。该铜柱结构包括沿着该第一及第二侧壁以及该最后金属层的该上表面上方所形成的衬里以及该衬里内的铜材料。包括该衬里以及该衬里内的铜材料的铜柱结构进一步延伸至该钝化层的上表面之上一高度。

公开(公告)号：CN104183643A

公开(公告)日：2014-12-03

申请号：CN201410213740.3

申请日：2014-05-20

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 卓荣发 ,  陈学深 ,  郭克文

IPC分类号： H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/42364 ,  G11C17/16 ,  H01L21/8221 ,  H01L23/5252 ,  H01L27/0688 ,  H01L27/10826 ,  H01L27/10879 ,  H01L27/11206 ,  H01L27/1203 ,  H01L29/66795 ,  H01L29/785 ,  H01L2029/42388 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及具有抗熔丝配置的晶体管设备及其形成方法，也就是提供一种具有抗熔丝配置的晶体管设备及形成该晶体管设备的方法。该示例性晶体管设备包括：半导体基板，包括有第一鳍片。第一绝缘层，覆盖于该半导体基板上并具有小于该第一鳍片的高度的厚度。该第一鳍片延伸通过并突出于该第一绝缘层，以设置埋入鳍片部分及暴露鳍片部分。栅极电极结构，覆盖于该暴露鳍片部分上。栅极绝缘结构，设置在该第一鳍片与该栅极电极结构之间。该栅极绝缘结构包含有覆盖于该第一鳍片的第一表面上的第一介电层。该栅极绝缘结构还包含有覆盖于该第一鳍片的第二表面上的第二介电层。潜在击穿路径定义为通过该第一介电层在该第一鳍片与该栅极电极结构之间。

公开(公告)号：CN104051491A

公开(公告)日：2014-09-17

申请号：CN201410097862.0

申请日：2014-03-17

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 龚顺强 ,  陈元文 ,  王磊 ,  刘威 ,  易万兵 ,  J·奥斯瓦尔德

IPC分类号： H01L27/24 ,  H01L23/48 ,  H01L45/00 ,  H01L21/768

摘要： 一种具有贯穿硅中介/硅导孔应用的非易失性内存器件。本发明公开一种内存器件及形成该器件的方法。该器件包括：基板，具有阵列表面及非阵列表面；内存阵列，具有藉由在第一方向的第一导体及在第二方向的第二导体而互连的复数个内存单元。所述内存阵列配置在基板的阵列表面上。所述内存阵列复包含配置在基板中的硅导孔(TSV)接点。所述TSV接点从阵列表面延伸至非阵列表面，使非阵列表面能电性连接至阵列。