公开(公告)号：CN108807526A

公开(公告)日：2018-11-13

申请号：CN201810365883.4

申请日：2012-04-20

Applicant: 苏州晶湛半导体有限公司

Inventor： 程凯

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/4238 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/401 ,  H01L29/49 ,  H01L29/4925 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7783

Abstract: 本发明涉及增强型开关器件及其制作方法。该方法包括：提供一衬底，在上述衬底上依次形成氮化物成核层、氮化物缓冲层、氮化物沟道层、氮化物势垒层；在上述氮化物势垒层上制作形成介质层，其上定义有栅极区域；在上述栅极区域上形成凹槽结构；在上述凹槽内沉积p型半导体材料；在上述介质层上栅极区域之外的位置刻蚀该介质层，以形成两处欧姆接触区域；在上述两处欧姆接触区域上分别形成源电极和漏电极。通过在氮化物势垒层上生成介质层，并在该介质层栅极处生成凹槽结构，并在凹槽内设置p型半导体材料，达到夹断栅极下方n型导电层以及控制阈值电压的目的，以实现增强型开关器件。

公开(公告)号：CN108666312A

公开(公告)日：2018-10-16

申请号：CN201710201701.5

申请日：2017-03-30

Applicant: 联华电子股份有限公司 ,  福建省晋华集成电路有限公司

Inventor： 永井享浩

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: G11C14/0018 ,  G11C11/401 ,  G11C16/0466 ,  G11C29/789 ,  G11C29/824 ,  G11C2229/723 ,  H01L21/28035 ,  H01L21/28282 ,  H01L21/31111 ,  H01L21/32133 ,  H01L27/10814 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10885 ,  H01L27/10894 ,  H01L27/11573 ,  H01L29/4925 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792 ,  H01L27/10897 ,  H01L27/11563

Abstract: 本发明公开一种具有嵌入闪存存储器的动态随机存储器元件及其制作方法，包含有一半导体基底，具有一DRAM阵列区及一周边区，其中周边区包含一嵌入闪存存储器形成区及一第一晶体管形成区。多个DRAM存储单元，设于DRAM阵列区内。一闪存存储器，设于嵌入闪存存储器形成区内，其中闪存存储器包含一ONO存储结构及一闪存存储器栅极结构。一第一晶体管，设于第一晶体管形成区内。

公开(公告)号：CN103443924B

公开(公告)日：2017-04-19

申请号：CN201280015829.8

申请日：2012-03-28

Applicant: 通用电气公司

Inventor： S.D.阿瑟 ,  T.L.约翰逊 ,  J.D.迈克尔 ,  J.A.弗兰黑泽 ,  D.A.利利恩菲尔德 ,  K.S.马托查 ,  W.G.豪金斯

IPC: H01L29/45 ,  H01L29/49 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L29/78 ,  H01L21/045 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/7395 ,  H01L29/7455 ,  H01L29/7802

Abstract: 根据一个实施例，一种半导体器件，其具有包含碳化硅的半导体衬底，在第一表面上、在该衬底的一部分上附设栅电极，在该衬底的第二表面上附设漏电极。在栅电极上附设有介电层以及在介电层上面、之内、或之下附设有矫正层，其中该矫正层配置成缓解负偏压温度不稳定性，保持小于约1伏的阈值电压的变化。在矫正层上附设源电极，其中源电极电耦合到半导体衬底的接触区域。

公开(公告)号：CN105336587A

公开(公告)日：2016-02-17

申请号：CN201410268654.2

申请日：2014-06-17

Applicant: 中芯国际集成电路制造(北京)有限公司 ,  中芯国际集成电路制造(上海)有限公司

Inventor： 三重野文健

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/4925 ,  H01L21/28105 ,  H01L21/76224 ,  H01L21/823431 ,  H01L27/14692 ,  H01L29/4908 ,  H01L29/6675 ,  H01L29/66795 ,  H01L29/7846 ,  H01L29/785 ,  H01L29/78663 ,  H01L31/1055

Abstract: 本发明公开了一种半导体器件及其制造方法。根据本发明的实施例，利用包括由交替的第一材料层和第二材料层构成的叠层的半导体鳍，在半导体器件的沟道中诱发应力，从而能够有效地实施应变finFET。此外，可选地，利用设置于第二材料层的横向凹进的空间中的绝缘体，可以形成隔离的finFET结构，从而能够更加有效地在半导体器件的沟道中诱发应力，进一步提高半导体器件性能。

公开(公告)号：CN104934369A

公开(公告)日：2015-09-23

申请号：CN201510345448.1

申请日：2009-06-26

Applicant: 英特尔公司

Inventor： B.塞尔 ,  O.戈龙茨卡

IPC: H01L21/768 ,  H01L23/485 ,  H01L23/522

CPC classification number: H01L23/535 ,  H01L21/28052 ,  H01L21/28123 ,  H01L21/76805 ,  H01L21/76889 ,  H01L21/76895 ,  H01L21/76897 ,  H01L21/823425 ,  H01L21/823468 ,  H01L21/823475 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53257 ,  H01L23/53266 ,  H01L27/088 ,  H01L29/0847 ,  H01L29/4175 ,  H01L29/4925 ,  H01L29/66666 ,  H01L29/7827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 描述了形成微电子器件的方法和相关的结构。那些方法可包括形成一结构，该结构包括置于基板的源/漏接触上的第一接触金属，以及置于该第一接触金属的顶表面上的第二接触金属，其中该第二接触金属设置于ILD内，该ILD置于设置在该基板上的金属栅的顶表面上。

公开(公告)号：CN101930999B

公开(公告)日：2014-12-10

申请号：CN201010207290.9

申请日：2010-06-17

Applicant: 英飞凌科技奥地利有限公司

Inventor： G·施米特

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/10 ,  H01L29/47

CPC classification number: H01L29/7802 ,  H01L29/0634 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/405 ,  H01L29/408 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/49 ,  H01L29/4916 ,  H01L29/4925 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7816 ,  H01L29/7824 ,  H01L29/7825 ,  H01L29/7835 ,  H01L29/802 ,  H01L29/861 ,  H01L29/8611 ,  H01L29/8613 ,  H01L29/872

Abstract: 本发明涉及具有非晶沟道控制层的半导体部件。公开一种半导体部件，该半导体部件包括：漂移区，其被布置在第一和第二连接区之间；非晶半绝缘材料的沟道控制层，其被布置成邻近漂移区。

公开(公告)号：CN103730516A

公开(公告)日：2014-04-16

申请号：CN201310710966.X

申请日：2008-09-26

Applicant: 株式会社东芝

Inventor： 安田直树

IPC: H01L29/792 ,  H01L29/51 ,  H01L27/115

CPC classification number: H01L29/792 ,  H01L21/28282 ,  H01L21/283 ,  H01L21/76224 ,  H01L23/528 ,  H01L27/10805 ,  H01L27/115 ,  H01L27/11568 ,  H01L27/1157 ,  H01L28/40 ,  H01L28/60 ,  H01L29/0649 ,  H01L29/42324 ,  H01L29/4234 ,  H01L29/4925 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/788 ,  H01L29/7881

Abstract: 一种非易失性半导体存储器件，包括：半导体区；在所述半导体区上的第一绝缘膜；在所述第一绝缘膜上的电荷存储层；在所述电荷存储层上的第二绝缘膜；以及在所述第二绝缘膜上的控制栅电极，其中，所述第二绝缘膜包含：与所述电荷存储层接触的底层（A）、与所述控制栅极接触的顶层（C）、以及在所述底层（A）与所述顶层（C）之间的中间层（B），所述中间层（B）包含(SiO2)x(Si3N4)1-x，其中，0.75≤x≤1，所述底层（A）包含氧化铝、氮氧化铝、硅酸铝、氮化硅酸铝、氧化铪以及铝铪氧化物中之一，所述顶层（C）包含氧化铝、氮氧化铝、硅酸铝、氮化硅酸铝以及氮化硅中之一。

公开(公告)号：CN103633028A

公开(公告)日：2014-03-12

申请号：CN201210486973.1

申请日：2012-11-26

Applicant: 南亚科技股份有限公司

Inventor： 梁育玮 ,  洪海涵 ,  吴珮琦

IPC: H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423

CPC classification number: H01L29/0847 ,  H01L21/28035 ,  H01L21/82345 ,  H01L21/823842 ,  H01L29/4925 ,  H01L29/66575

Abstract: 本发明一实施例提供一种半导体元件及其制作方法，其中该方法包括：提供一第一导电类型的第一多晶硅层于一基板上，基板具有一第一与一第二有源区；对第一多晶硅层的对应第二有源区的部分进行一第一离子注入工艺，并采用一第二导电类型的掺杂物，第二导电类型相反于第一导电类型，且在第一离子注入工艺中导入硅烷等离子体以形成一第二多晶硅层于第一多晶硅层上，并将第一多晶硅层对应第二有源区的部分的第一导电类型转换成第二导电类型；以及图案化第一与第二多晶硅层以形成一对应第一有源区的第一栅极层以及一对应第二有源区的第二栅极层。采用上述技术方案，能够解决因离子注入工艺而使半导体元件中的多晶硅层损失的问题。

公开(公告)号：CN103515243A

公开(公告)日：2014-01-15

申请号：CN201310136189.2

申请日：2013-04-18

Applicant: 爱思开海力士有限公司

Inventor： 卢径奉 ,  殷庸硕 ,  李美梨

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

CPC classification number: H01L29/401 ,  H01L21/28061 ,  H01L21/32155 ,  H01L21/823828 ,  H01L21/82385 ,  H01L29/4236 ,  H01L29/4925 ,  H01L29/517

Abstract: 本发明公开了一种包括具有改善的掺杂特性的凹陷栅结构的晶体管及其制造方法。晶体管包括半导体衬底中的凹部，其中凹部被填充了包括杂质掺杂层和掺杂捕获物类的层的凹陷栅结构。捕获物类累积杂质并且使杂质扩散至凹陷栅结构的其它层。

公开(公告)号：CN103443924A

公开(公告)日：2013-12-11

申请号：CN201280015829.8

申请日：2012-03-28

Applicant: 通用电气公司

Inventor： S.D.阿瑟 ,  T.L.约翰逊 ,  J.D.迈克尔 ,  J.A.弗兰黑泽 ,  D.A.利利恩菲尔德 ,  K.S.马托查 ,  W.G.豪金斯

IPC: H01L29/45 ,  H01L29/49 ,  H01L29/78 ,  H01L29/739

CPC classification number: H01L29/78 ,  H01L21/045 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/4925 ,  H01L29/4933 ,  H01L29/7395 ,  H01L29/7455 ,  H01L29/7802

Abstract: 根据一个实施例，一种半导体器件，其具有包含碳化硅的半导体衬底，在第一表面上、在该衬底的一部分上附设栅电极，在该衬底的第二表面上附设漏电极。在栅电极上附设有介电层以及在介电层上面、之内、或之下附设有矫正层，其中该矫正层配置成缓解负偏压温度不稳定性，保持小于约1伏的阈值电压的变化。在矫正层上附设源电极，其中源电极电耦合到半导体衬底的接触区域。