-
公开(公告)号：CN118299252A
公开(公告)日：2024-07-05
申请号：CN202410685876.8
申请日：2024-05-30
Applicant: 北京智芯微电子科技有限公司 , 浙江大学
IPC: H01L21/02 , H01L21/768 , H01L23/532
Abstract: 本发明涉及半导体制造领域，提供一种大马士革结构的制造方法及大马士革结构、芯片。该方法包括：在半导体衬底上的金属导电层表面形成低K介电层；采用等离子体刻蚀法对低K介电层进行刻蚀，形成与金属导电层表面连通的通孔或沟槽；利用含有臭氧的清洗液进行清洗，含有臭氧的清洗液与低K介电层的材料发生反应生成一层氧化物，以修复刻蚀过程中等离子体轰击对低K介电层表面的损伤；在退火设备中对清洗后在通孔或沟槽内残余的臭氧进行还原处理，同时加强修复低K介电层的损伤；在通孔或沟槽内形成阻挡层后填充导电金属。本发明能够修复低K介电层表面的损伤，改善阻挡层与低K介电层的黏附，增强金属电迁移性能和应力迁移性能。
-
公开(公告)号：CN116598312B
公开(公告)日：2024-06-28
申请号：CN202310876376.8
申请日：2023-07-18
Applicant: 苏州华太电子技术股份有限公司
IPC: H01L27/06 , H01L23/532 , H01L21/768 , H01L23/48 , H10B12/00 , H10B10/00
Abstract: 本申请实施例提供了一种三维集成电路，包括：下方器件层；所述下方器件层包括下方器件层本体和退火阻挡层，所述退火阻挡层位于所述下方器件层本体内的上部，且所述退火阻挡层避开竖向通孔以不与竖向通孔连接；形成在下方器件层上方的上方器件层；其中，所述下方器件层的退火阻挡层用于阻挡上方器件层制备过程中退火工艺的光对所述下方器件层退火阻挡层之下的结构进行加热。本申请实施例解决了传统的3D封装芯片不能适应芯片的发展方向的技术问题。
-
公开(公告)号：CN118216052A
公开(公告)日：2024-06-18
申请号：CN202280074625.5
申请日：2022-10-31
Applicant: 新唐科技日本株式会社
IPC: H01S5/042 , H01L21/28 , H01L21/3205 , H01L21/768 , H01L23/522 , H01L23/532 , H01L33/40
Abstract: 半导体发光元件(10)具备：半导体层叠体(10S)；接触电极(40)，配置在半导体层叠体(10S)的上方；以及焊盘层(50)，配置在接触电极(40)的上方，含有Au；焊盘层(50)具有：第一层(51a)，配置在焊盘层(50)与接触电极(40)相接的区域的上方；以及第二层(51b)，配置在第一层(51a)的上方，与第一层(51a)相接；在与接触电极(40)的主面平行的方向上，第二层(51b)中的Au的平均粒径比第一层(51a)中的Au的平均粒径大。
-
公开(公告)号：CN116598311B
公开(公告)日：2024-06-18
申请号：CN202310876372.X
申请日：2023-07-18
Applicant: 苏州华太电子技术股份有限公司
IPC: H01L27/06 , H01L23/532 , H01L21/768 , H01L23/48 , H10B12/00 , H10B10/00
Abstract: 本申请实施例提供了一种三维存算一体化芯片，包括：下方器件层；形成在下方器件层上方的上方器件层；其中，下方器件层和上方器件层中一个为具有多个分布式排列计算单元的逻辑功能层，另一个为具有多个分布式排列存储单元的存储层。本申请实施例解决了传统的3D封装存算一体化芯片不能适应芯片的发展方向的技术问题。
-
公开(公告)号：CN118198034A
公开(公告)日：2024-06-14
申请号：CN202211611444.X
申请日：2022-12-14
Applicant: 联华电子股份有限公司
IPC: H01L23/532 , H01L21/768
Abstract: 本发明提供一种半导体装置，包括导体结构、第一介电层、第二介电层以及衬层。所述导体结构，位于衬底上。所述第一介电层，覆盖所述导体结构与所述衬底。所述第二介电层在所述第一介电层上，其中所述第一介电层与所述第二介电层中具有气隙，位于所述导体结构上。所述衬层，覆盖所述气隙的中部周围。
-
Patent Agency Ranking
公开(公告)号：CN118176590A
公开(公告)日：2024-06-11
申请号：CN202280072958.4
申请日：2022-10-28
Applicant: 罗姆股份有限公司
Inventor： 中野佑纪
IPC: H01L29/78 , H01L21/3205 , H01L21/336 , H01L21/768 , H01L23/29 , H01L23/31 , H01L23/522 , H01L23/532 , H01L29/06 , H01L29/12 , H01L29/47 , H01L29/739 , H01L29/872
Abstract: 半导体装置(1A)包括：具有主面(3)的芯片(2)；配置在上述主面之上的主面电极(30、32)；具有端子面(46、55)及端子侧壁(47、57)且在上述端子面具有朝向上述主面电极侧凹陷的凹槽部(48、58)的端子电极(45、55)；以及以使上述端子面露出且包覆上述端子侧壁的方式在上述主面之上包覆上述端子电极的周围的封固绝缘体(71)。
-
公开(公告)号：CN118156249A
公开(公告)日：2024-06-07
申请号：CN202410081099.6
申请日：2023-06-13
Applicant: 南亚科技股份有限公司
Inventor： 黄则尧
IPC: H01L23/528 , H01L23/532 , H01L23/48 , H01L21/768
Abstract: 本申请提供一种半导体元件结构，包括设置于一半导体基底上的一第一介电层，以及设置于该第一介电层中的一第一可能量移除结构。该半导体元件结构还包括设置于该第一介电层上的一第二介电层、设置于该第二介电层中的一第二可能量移除结构，以及设置于该第二介电层上的一第Nth介电层。该N是大于2的整数。该半导体元件结构还包括设置于该第Nth介电层中的一第一导体，以及设置于该第Nth介电层上的一第(N+1)th介电层。该第一导体的一顶面由一第一开口曝露，而该第二可能量移除结构的一顶面由一第二开口曝露。
-
公开(公告)号：CN109494236B
公开(公告)日：2024-05-28
申请号：CN201811055002.5
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B61/00 , H01L23/528 , H01L23/532
Abstract: 一种半导体存储器件可以包括在半导体衬底上的选择晶体管、覆盖选择晶体管的层间绝缘层、联接到选择晶体管的漏极区域并构造为穿透层间绝缘层的下接触插塞、以及联接到下接触插塞的磁隧道结图案。下接触插塞可以包括金属图案以及与金属图案的顶表面接触的盖金属图案。盖金属图案可以包括具有比金属图案的顶表面的表面粗糙度小的表面粗糙度的顶表面。磁隧道结图案可以包括底电极和顶电极、在顶电极与底电极之间的下磁层和上磁层、以及在下磁层与上磁层之间的隧道势垒层。
-
公开(公告)号：CN118073273A
公开(公告)日：2024-05-24
申请号：CN202211414738.3
申请日：2022-11-11
Applicant: 长鑫存储技术有限公司
IPC: H01L21/768 , H01L23/528 , H01L23/532
Abstract: 本公开实施例涉及半导体技术领域，提供一种半导体结构及其制造方法，制造方法包括：提供基底，基底具有接触孔；在基底上形成初始接触结构，初始接触结构包括层叠的第一扩散阻挡层、导电层和第二扩散阻挡层，第一扩散阻挡层随形覆盖接触孔并覆盖基底的部分顶面，导电层覆盖第一扩散阻挡层并填充剩余接触孔，第二扩散阻挡层覆盖导电层远离第一扩散阻挡层的一侧，位于接触孔之外的初始接触结构具有暴露导电层侧壁和第二扩散阻挡层侧壁的凹槽；在凹槽露出的初始接触结构的侧壁形成第三扩散阻挡层，以得到目标接触结构。本公开实施例至少有利于避免或减轻导电层中导电元素的扩散问题，从而避免或减少相邻的目标接触结构之间短路的问题。
-
公开(公告)号：CN118043955A
公开(公告)日：2024-05-14
申请号：CN202280059677.5
申请日：2022-09-01
Applicant: 应用材料公司
Inventor： 苏克图·阿伦·帕里克 , 阿希什·派欧 , 埃尔·迈赫迪·巴齐兹 , 安德鲁·杨 , 妮琴·K·英吉 , 阿尔文·桑德拉扬 , 徐源辉 , 马蒂纳斯·玛丽亚·贝尔肯斯 , 萨梅尔·A·德什潘德 , B·普拉纳瑟提哈兰 , 杨雁筑
IPC: H01L21/8234 , H01L23/528 , H01L23/532 , H01L29/06 , H01L29/423 , H01L29/66
Abstract: 描述了半导体装置和其制造方法。方法包括正面处理以形成深的源极/漏极空腔，并用牺牲材料填充空腔。然后在背侧处理过程中移除牺牲材料，以形成填充有金属填料的背侧电力轨通孔。
-
-
-
-
-
-
-
-
-
Search Results
2879
records
(took 0.036 seconds)
