公开(公告)号：CN101902221B

公开(公告)日：2014-08-27

申请号：CN201010167057.2

申请日：2010-04-22

申请人： 意法半导体公司

发明人： 小林修 ,  崔教云

IPC分类号： H04L7/033 ,  H03L7/099 ,  H03K3/86

CPC分类号： H03L7/0807 ,  H03L7/095 ,  H03L7/0995 ,  H03L7/10 ,  H04L7/0012 ,  H04L7/033

摘要： 利用来自网络中的发射机设备的链路训练信号来调整多媒体网络中的接收机中的环形振荡器，以补偿随着时间可能降低其准确度的因素。在接收机或宿设备处从发射机接收具有已知频率的进入信号，该信号可以是用于对两个设备之间链路进行配置的链路训练信号。在接收机中，创建内部生成的时钟信号，该信号具有内部频率。进入信号和内部生成的时钟信号被输入至频率检测器，其输出基于频率比较的数据。内部频率基于所述基于比较的数据，使得其被调整得更接近于进入信号的已知频率。

公开(公告)号：CN103915375A

公开(公告)日：2014-07-09

申请号：CN201310433537.2

申请日：2013-09-16

申请人： 意法半导体公司 ,  国际商业机器公司

发明人： J·H·张 ,  L·A·克莱文杰 ,  C·拉登斯 ,  徐移恒 ,  W·克利迈耶 ,  C·戈德堡

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/528

CPC分类号： H01L23/5384 ,  H01L21/76807 ,  H01L21/7682 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/76897 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： 通过组合大马士革工艺和减薄金属刻蚀来将金属互连形成在集成电路中。在电介质层中形成宽沟槽。在宽沟槽中沉积导电材料。在导电材料中刻蚀沟槽，以限定多个金属插塞，每个金属插塞包括被宽沟槽暴露出的相应的金属迹线。

公开(公告)号：CN103887172A

公开(公告)日：2014-06-25

申请号：CN201310489429.7

申请日：2013-10-12

申请人： 意法半导体公司

发明人： N·劳贝特 ,  P·卡雷

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/0653 ,  H01L21/02532 ,  H01L21/02661 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/31053 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/165 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/7848

摘要： 通过在半传导沟道(鳍)与衬底之间插入绝缘层来防止FinFET器件中的沟道到衬底泄漏。类似地，通过在源极／漏极区域与衬底之间插入绝缘层隔离源极／漏极区域与衬底来防止FinFET器件中的源极／漏极到衬底泄漏。绝缘层物理和电隔离传导路径与衬底，因此防止电流泄漏。如果半传导鳍阵列由多层堆叠组成，则可以去除底部材料，因此产生在硅表面上方悬置的鳍阵列。然后可以向在剩余顶部鳍材料下面的所得间隙填充氧化物以更好地支撑鳍并且隔离鳍阵列与衬底。所得FinFET器件在栅极区域和源极／漏极区域二者中为全衬底隔离。

公开(公告)号：CN103824812A

公开(公告)日：2014-05-28

申请号：CN201310444504.8

申请日：2013-09-23

申请人： 意法半导体公司 ,  国际商业机器公司

发明人： N·劳贝特 ,  B·普拉纳撒蒂哈兰

IPC分类号： H01L21/8238 ,  H01L27/146

CPC分类号： H01L21/823814 ,  H01L21/02532 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/823878 ,  H01L27/092 ,  H01L29/161 ,  H01L29/6656 ,  H01L27/0928

摘要： 本发明涉及一种用于平面衬底的双外延CMOS集成。本发明公开一种集成电路结构及相关方法。形成与在集成电路中的n型和p型区域二者之上的栅极电极相邻的硅锗区域。通过光刻而图案化的硬掩模然后保护在p型区域之上的结构而甚至在栅极电极上的侧壁间隔物上的硬掩模的剩余物之下从n型区域之上选择性地去除硅锗。外延生长与栅极电极相邻的硅锗碳取代去除的硅锗，并且在去除在p型区域结构之上的剩余硬掩模之前执行源极／漏极延伸注入。

公开(公告)号：CN103811551A

公开(公告)日：2014-05-21

申请号：CN201310468384.5

申请日：2013-09-29

申请人： 意法半导体公司

发明人： J·H·张

IPC分类号： H01L29/78 ,  H01L29/51 ,  H01L21/336 ,  H01L21/28

CPC分类号： H01L21/823807 ,  H01L21/823842 ,  H01L29/1054 ,  H01L29/4232 ,  H01L29/517 ,  H01L29/66621 ,  H01L29/66651 ,  H01L29/7833

摘要： 一种半导体器件可以包括衬底、在衬底中的源极区域和漏极区域、在衬底中在源极区域和漏极区域之间的凹陷外延沟道层以及覆在凹陷外延沟道层上面的高K栅极电介质层。半导体器件还可以包括覆在高K栅极电介质层上面的栅极电极、与栅极电极的顶部部分和侧壁部分接触的电介质帽层以及耦合到源极区域和漏极区域的源极接触和漏极接触，电介质帽层具有比高K栅极电介质层更低的介电常数。

公开(公告)号：CN101442103B

公开(公告)日：2014-02-19

申请号：CN200810212331.6

申请日：2008-09-08

申请人： 意法半导体公司 ,  米兰理工大学

发明人： A·里德艾里 ,  F·佩利泽尔 ,  A·皮罗瓦诺

IPC分类号： H01L45/00 ,  G11C16/02 ,  G11C11/56

CPC分类号： H01L45/1233 ,  G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  H01L45/06 ,  H01L45/126 ,  H01L45/144

摘要： 一种相变存储设备(10)，该设备包括加热器器件(2)和由硫族化物材料构成的存储区域(3)。所述存储区域具有与所述加热器器件电接触和热接触的相变部分(5)，并且在所述加热器器件和所述存储器件的其余部分(4)之间形成第一电流路径，所述相变部分(5)的尺寸与存储在所述存储区域中的信息相关，且所述相变部分(5)的电阻率高于其余部分(4)的电阻率，并联电流路径(11)在所述加热器器件(2)和所述存储器件的其余部分(4)之间延展，并且具有取决于所述相变部分(5)的尺寸的电阻，并且所述电阻低于所述相变部分(5)的电阻，从而对相变存储设备的总电阻进行调节。

公开(公告)号：CN101430929B

公开(公告)日：2013-12-25

申请号：CN200810148814.4

申请日：2008-09-27

申请人： 意法半导体公司

发明人： C·雷斯塔 ,  F·贝代斯基 ,  F·佩利泽尔

IPC分类号： G11C11/56 ,  G11C16/10 ,  G11C16/26 ,  G11C29/00

CPC分类号： G11C13/0069 ,  G11C11/005 ,  G11C11/5678 ,  G11C13/0004 ,  G11C17/16 ,  G11C17/165 ,  G11C2013/0078

摘要： 公开了用于对非易失性存储单元进行不可逆编程和读取的方法和设备。在非易失性存储设备中，存储在存储单元(21a、21b)中的数据与存储单元是否能够在第一状态和第二状态之间进行转换相关联。通过施加不可逆编程信号(IIRP)对存储单元进行不可逆编程，从而使得非易失性存储单元(21a)响应于不可逆编程信号(IIRP)而不能在第一状态和第二状态之间转变。读取存储单元包括：评定(100、110、120、140、150、160)存储单元(21a、21b)是否能够在第一状态和第二状态之间转变；如果存储单元(21a)不可在第一状态和第二状态之间转变(130)，则确定第一不可逆逻辑值(“1”)与非易失性存储单元(21a)相关联；如果存储单元(21b)可以在第一状态和第二状态之间转变(170)，则确定第二不可逆逻辑值(“0”)与非易失性存储单元(21b)相关联。

公开(公告)号：CN101303888B

公开(公告)日：2012-11-28

申请号：CN200810096656.2

申请日：2008-02-15

申请人： 意法半导体公司

发明人： M·A·利辛格 ,  D·麦克卢尔 ,  F·雅凯

IPC分类号： G11C11/413 ,  G11C5/14

CPC分类号： G11C17/16 ,  G11C17/18 ,  H01H85/30

摘要： 本发明涉及具有电压的可转换电源组的SRAM。一种电路，包括具有高电源电压节点和低电源电压节点的存储单元。依赖于该存储单元的电流操作模式，电源多路复用电路被提供用于可选择地将第一组电压和第二组电压之一应用到该存储单元的该高和低电源电压节点。更特别的是，该第二组电压中的低电压高于该第一组电压中的低电压，并且其中该第二组电压中的高电压小于该第一组电压中的高电压。该存储单元可以是存储单元阵列中的一员。该阵列可以包括位于全部存储器设备之内的区块或节，该存储器设备包括多个区块或节，在这种情况下，将电压应用到单独的区块/节上的该可选择应用依赖于该区块/节自身的该激活/待机模式。

公开(公告)号：CN102376405A

公开(公告)日：2012-03-14

申请号：CN201110251563.4

申请日：2011-08-23

申请人： 意法半导体有限公司 ,  意法半导体公司

发明人： 林廷芳 ,  牛成玉 ,  O·勒内尔 ,  C·梁

IPC分类号： H01C7/00 ,  H01C7/06 ,  H01L23/522 ,  H01L21/02

CPC分类号： H01L23/5228 ,  H01C1/148 ,  H01C7/006 ,  H01L21/76834 ,  H01L21/76852 ,  H01L28/20 ,  H01L28/24 ,  H01L2221/1078 ,  H01L2924/0002 ,  Y10T29/49099 ,  H01L2924/00

摘要： 本发明涉及具有介电帽层的无过孔薄膜电阻器。本公开针对一种薄膜电阻器结构，其包括电连接相邻互连结构的第一导体层的电阻性元件。该电阻性元件被介电帽层覆盖，该介电帽层用作用于该电阻性元件的稳定器和散热器。每个互连包括在第一导电层之上的第二导体层。该薄膜电阻器包括被氮化硅帽层覆盖的铬硅电阻性元件。

公开(公告)号：CN102315025A

公开(公告)日：2012-01-11

申请号：CN201110178384.2

申请日：2011-06-29

申请人： 三菱综合材料株式会社 ,  意法半导体公司

发明人： 樱井英章 ,  渡边敏昭 ,  曾山信幸 ,  G.古伊干

IPC分类号： H01G4/33 ,  H01G4/06 ,  H01G4/14 ,  H01G4/005

CPC分类号： H01L28/60 ,  B82Y30/00 ,  C04B35/4682 ,  C04B2235/3213 ,  C04B2235/441 ,  C04B2235/781 ,  C04B2235/785 ,  C04B2235/787 ,  H01G4/01 ,  H01G4/1227 ,  H01G4/33 ,  H01L21/02197 ,  H01L21/02282 ,  H01L28/55 ,  H01L28/65

摘要： 一种薄膜电容器，其特征在于，形成下电极、将组合物涂覆至下电极上而没有进行温度高于300℃的退火过程、在从环境温度至500℃的预定温度下干燥，并且在500至800℃且高于干燥温度的预定温度下煅烧。从涂覆至煅烧的过程进行一次或至少两次，或者从涂覆至干燥的过程进行至少两次，然后煅烧进行一次。在第一次煅烧之后形成的电介质薄膜的厚度为20至600nm。下电极的厚度和在初次煅烧步骤之后形成的电介质薄膜的厚度之比（下电极厚度/介电薄膜厚度）优选为0.10至15.0。