公开(公告)号：CN108987380B

公开(公告)日：2020-06-12

申请号：CN201711338372.5

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢正贤 ,  许立翰 ,  吴伟诚 ,  陈宪伟 ,  叶德强 ,  吴集锡 ,  余振华

IPC: H01L25/065 ,  H01L21/60 ,  H01L21/56 ,  H01L23/31 ,  H01L23/522

Abstract: 一种实施例封装件包括密封在第一密封剂中的第一集成电路管芯；延伸穿过第一密封剂的第一贯通孔；以及设置在位于第一贯通孔和第一密封剂上方的介电层中的导电焊盘。导电焊盘包括第一区域，其中，在顶视图中，第一区域电连接至第一贯通孔并且具有环绕第一贯通孔的外边界的外边界。封装件还包括延伸穿过导电焊盘的第一区域的第一介电区。在顶视图中，第一区域的材料环绕第一介电区。本发明的实施例还涉及半导体封装件中的导电通孔及其形成方法。

公开(公告)号：CN111128922A

公开(公告)日：2020-05-08

申请号：CN201910237621.4

申请日：2019-03-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李建勋 ,  余振华 ,  刘重希

IPC: H01L23/367 ,  H01L23/498 ,  H01L21/48

Abstract: 一种电路板结构包括第一芯层、第一构成层及第二构成层。第一芯层具有第一表面及与第一表面相对的第二表面，其中第一芯层包括芯介电材料层及嵌入芯介电材料层内的至少一个图案化导电板，芯介电材料层包含第一子介电材料及第二子介电材料，且在第一子介电材料与第二子介电材料之间存在至少一个界面。第一构成层设置在第一芯层的第一表面上，且第二构成层设置在第一芯层的第二表面上。更公开一种包括所述电路板结构的半导体装置以及制作所述电路板结构的方法。通过设计具有至少一个导电板嵌入芯介电层中的电路板结构，可实现良好的散热性能。

公开(公告)号：CN107039249B

公开(公告)日：2020-04-17

申请号：CN201610919590.7

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  吴仓聚 ,  邱文智

IPC: H01L21/18 ,  H01L25/07 ,  H01L23/525

Abstract: 本发明实施例公开了分割和接合方法以及由此形成的结构。方法包括分割第一芯片，以及在分割第一芯片之后，接合第一芯片至第二芯片。第一芯片包括第一半导体衬底和位于第一半导体衬底的正面上的第一互连结构。分割第一芯片包括通过第一半导体衬底的背面蚀刻穿过第一互连结构。

公开(公告)号：CN107134413B

公开(公告)日：2020-04-10

申请号：CN201710094366.3

申请日：2017-02-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  郭庭豪 ,  刘重希 ,  蔡豪益

IPC: H01L21/50 ,  H01L23/498

Abstract: 本公开内容提供一种半导体装置以及制造的方法。该半导体装置具有顶部金属层；第一钝化层，在所述顶部金属层上方；第一重布层，在所述第一钝化层上方；第一聚合物层；以及第一导电通路，延伸通过所述第一聚合物层。所述第一聚合物层与所述第一钝化层物理接触。

公开(公告)号：CN110931479A

公开(公告)日：2020-03-27

申请号：CN201910885427.7

申请日：2019-09-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邵栋梁 ,  王仁佑 ,  吴仲融 ,  董志航 ,  余振华

IPC: H01L25/18 ,  H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/367

Abstract: 一种半导体封装体，包括一基底及位于基底上的半导体晶圆。一散热特征部件覆盖基底及半导体晶圆，且复合热界面材料(thermal interface material,TIM)结构热接合于半导体晶圆与散热特征部件之间。复合TIM结构包括含金属的基材层及埋入含金属的基材层内的高分子颗粒。

公开(公告)号：CN110911360A

公开(公告)日：2020-03-24

申请号：CN201910880196.0

申请日：2019-09-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邵栋梁 ,  施玟伶 ,  杨素纯 ,  董志航 ,  余振华

IPC: H01L23/31 ,  H01L21/56 ,  H01L21/60 ,  H01L23/488 ,  H01L23/485

Abstract: 本公开实施例提供一种封装结构，包含：第一内连线结构，形成于第一基板之上，其中所述第一内连线结构包含第一金属层；第二内连线结构，形成于所述第二基板之下；以及接合结构，位于所述第一内连线结构和所述第二内连线结构之间，其中所述接合结构包含第一金属间化合物和第二金属间化合物，所述第一金属间化合物的一部分从所述第二金属间化合物的复数个侧壁表面突出，且所述第一金属间化合物和所述第二金属间化合物之间存在晶界。本公开实施例也提供一种封装结构的形成方法。

公开(公告)号：CN110690642A

公开(公告)日：2020-01-14

申请号：CN201910211329.5

申请日：2019-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  苏安治 ,  袁嘉男 ,  沈诗国 ,  叶德强 ,  林瑀宏 ,  叶名世

IPC: H01S5/022 ,  H01S5/028 ,  H01L33/38 ,  H01L33/46

Abstract: 在实施例中，器件包括第一反射结构，包括半导体材料的第一掺杂层，交替的第一掺杂层中掺杂有p型掺杂剂；第二反射结构，包括半导体材料的第二掺杂层，交替的第二掺杂层中掺杂有n型掺杂剂；发射半导体区域，设置在第一反射结构和第二反射结构之间；在第二反射结构上的接触焊盘，接触焊盘的功函数小于第二反射结构的功函数；在接触焊盘上的接合层，接合层的功函数大于第二反射结构的功函数；以及在接合层上的导电连接器。本发明实施例涉及半导体器件和方法。

公开(公告)号：CN108074828B

公开(公告)日：2020-01-14

申请号：CN201711050369.3

申请日：2017-10-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 施应庆 ,  吴集锡 ,  余振华 ,  吴志伟 ,  林俊成 ,  王卜 ,  卢思维

IPC: H01L21/56 ,  H01L23/31 ,  H01L25/065

Abstract: 实施例是一种方法，该方法包括使用第一电连接件将第一管芯接合至中介片的第一侧，使用第二电连接件将第二管芯接合至中介片的第一侧，将第一伪管芯附接至邻近第二管芯的中介片的第一侧，用密封剂密封第一管芯、第二管芯和第一伪管芯，以及分割中介片和第一伪管芯以形成封装结构。本发明的实施例还提供了一种半导体结构。

公开(公告)号：CN106548947B

公开(公告)日：2020-01-14

申请号：CN201610677405.8

申请日：2016-08-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  陈志华 ,  蔡豪益 ,  陈玉芬

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/31

Abstract: 本发明描述了封装结构和形成封装结构的方法。一种方法包括在第一衬底的凹部中放置第一封装件。第一封装件包括第一管芯。该方法还包括将第一传感器附接至第一封装件和第一衬底。第一传感器电耦合至第一封装件和第一衬底。

公开(公告)号：CN110660675A

公开(公告)日：2020-01-07

申请号：CN201910118207.1

申请日：2019-02-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴俊毅 ,  李建勋 ,  余振华 ,  刘重希

IPC: H01L21/48 ,  H01L21/56

Abstract: 一种形成半导体装置的方法包括以下步骤。将已被测试且已知良好的半成品衬底配置在载体衬底上。将半成品衬底包封在第一包封体中，且将至少一个半导体管芯配置在半成品衬底上。将至少一个半导体管芯的至少一个半导体组件电耦合到半成品衬底，且将至少一个半导体管芯及第一包封体的一些部分封闭在第二包封体中。从半成品衬底移除载体衬底，且将多个外部触点结合到半成品衬底。