公开(公告)号：CN100485807C

公开(公告)日：2009-05-06

申请号：CN03825255.4

申请日：2003-06-30

Applicant: 富士通微电子株式会社

Inventor： 池田仁史 ,  藤冈伸也 ,  泽村贵宽

IPC: G11C11/407

CPC classification number: G11C8/08 ,  G11C7/1018 ,  G11C7/1042 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4085

Abstract: 在连续模式中，字控制电路重叠地激活对应于起始行地址和下一行地址的字线。相应地，即使在起始地址表明连接到字线的末存储器单元的情形下，字线的切换操作也变得不必要。因此可以顺序方式访问连接到不同字线的存储器单元。即，访问半导体存储器设备的控制器可不中断数据地访问存储器。这可防止数据传输速率的降低。而且，也不必形成用于将字线正被切换的事实通知控制器的信号和控制电路，于是半导体存储器设备的结构和控制器的控制电路可被简化。这降低了系统成本。

公开(公告)号：CN100483718C

公开(公告)日：2009-04-29

申请号：CN200510091980.1

申请日：2005-08-15

Applicant: 富士通微电子株式会社

Inventor： 中川进一

IPC: H01L27/112 ,  H01L29/788 ,  H01L21/8246 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L27/105 ,  H01L27/11536 ,  H01L27/11548

Abstract: 本发明提供具有集成的闪存与外围电路的半导体器件及其制造方法。具体提供一种非易失性半导体存储器，包括：非易失性存储器区域，其包括栅极和第一绝缘侧壁，每个栅极包括浮动栅极、电极间绝缘膜及控制栅极的叠层，并且第一绝缘侧壁形成在栅极的侧壁上；外围电路区域，包括在与控制栅极层相同的一层上制成的单层栅极；以及第一边界区域，包括：第一隔离区域，其形成在半导体衬底中，用以隔离非易失性存储器区域和外围电路区域；第一导电图案，包括在与控制栅极层相同的一层上制成的部分且形成在隔离区域上方；以及第一冗余绝缘侧壁，其在与第一绝缘侧壁层相同的一层上制成且形成在第一导电图案在非易失性存储器区域一侧的侧壁上。

公开(公告)号：CN100481377C

公开(公告)日：2009-04-22

申请号：CN200510118486.X

申请日：2005-10-28

Applicant: 富士通微电子株式会社

Inventor： 小浦由美子 ,  北田秀树 ,  小泽清

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/522 ,  H01L23/485

CPC classification number: H01L23/53238 ,  H01L21/2885 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76858 ,  H01L21/76873 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/53295 ,  H01L2221/1089 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及具有铜或铜合金制成的插塞与布线的改进的防铜扩散功能的半导体器件及其制造方法，其中该方法包括下述步骤：(a)在形成于半导体衬底上的含氧绝缘体的表面上形成铜合金膜，该铜合金膜包含除铜之外的至少两种金属元素。(b)在该铜合金膜上形成由纯铜或铜合金制成的金属膜。(c)在步骤(a)或(b)之后，通过该绝缘体中的氧与该铜合金膜中的金属元素之间的反应在该绝缘体的表面上形成金属氧化膜的条件下，执行热处理。其中：步骤(a)形成由包含至少三种元素的铜合金制成的该铜合金膜，所述至少三种元素包括除铜之外的至少两种金属元素。利用本发明，可以改进半导体器件的防扩散功能。

公开(公告)号：CN101409783A

公开(公告)日：2009-04-15

申请号：CN200810213953.0

申请日：2008-09-01

Applicant: 富士通微电子株式会社

Inventor： 渡会祐司

IPC: H04N5/217

CPC classification number: H04N5/217 ,  G06T5/002 ,  G06T5/003 ,  G06T5/20

Abstract: 本发明公开了一种图像处理滤波器、图像处理方法和图像处理电路。用于对图像的像素值进行校正的图像处理滤波器包括：平滑度计算单元(40)，用于计算位于要被滤波的目标像素的外围的环绕像素的像素值分布的平滑度，以及像素值复合单元(50)，用于基于与由所述平滑度计算单元(40)计算出的平滑度相对应的混合比将所述目标像素的像素值与所述环绕像素的像素值混合，并且通过将所述目标像素的像素值与所述环绕像素的像素值组合来生成复合像素值。

公开(公告)号：CN101409307A

公开(公告)日：2009-04-15

申请号：CN200810170175.1

申请日：2008-10-13

Applicant: 富士通微电子株式会社

Inventor： 金永奭

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供一种应用应力技术并且可以抑制硅化物形成所致漏电流的半导体器件。在由形成于半导体衬底中的隔离区域限定的单元区域上方形成栅电极，其中栅极绝缘膜介于栅电极与单元区域之间。在栅电极的两侧上的单元区域中形成延伸区域和源极/漏极区域。此外，晶格常数与半导体衬底不同的半导体层形成为与至少部分隔离区域相分离。通过这样做，即使形成硅化物层也仍然抑制在隔离区域附近形成尖峰。因而可以抑制这样的尖峰所致的漏电流。

公开(公告)号：CN100474593C

公开(公告)日：2009-04-01

申请号：CN200510125091.2

申请日：2005-11-18

Applicant: 富士通微电子株式会社

Inventor： 小仓寿典

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：硅衬底(14)，其在表面中形成一个台阶，该台阶使得闪存单元区(10)的表面比外围电路区(12)的表面低；器件隔离区(20a)，其形成在闪存单元区(10)中的沟槽(18)中；器件隔离区(20c)，其形成在外围电路区(12)中的比沟槽(18)深的沟槽24中；闪存单元(46)，其包括形成在器件隔离区(20a)限定的器件区上的浮动栅极(32)和控制栅极(40)；以及晶体管(62、66)，其形成在器件隔离区(20c)限定的器件区上。本发明允许在不会使步骤变得复杂的条件下形成不同深度的沟槽，以及以高精确度形成微小的存储单元。

公开(公告)号：CN100468679C

公开(公告)日：2009-03-11

申请号：CN200610084766.8

申请日：2006-05-17

Applicant: 富士通微电子株式会社

Inventor： 桥见一生 ,  佐藤豪一

IPC: H01L21/66 ,  H01L21/336 ,  H01L29/78 ,  H01L23/52

CPC classification number: H01L29/66545 ,  H01L21/32135 ,  H01L22/12 ,  H01L29/66681 ,  H01L29/7836 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种在不损伤硅衬底的情况下稳定且准确地评估半导体器件栅极下方的杂质分布的方法。依照该评估方法，通过使由热解作用产生的热解氢与半导体器件接触，而在不去除栅极绝缘膜的情况下，去除由含硅材料制成的栅极，该半导体器件包括半导体衬底、栅极绝缘膜、栅极、源极以及漏极，其中，该栅极绝缘膜设置在该半导体衬底上，该栅极由含硅材料制成且设置在该栅极绝缘膜上，该源极和该漏极形成在该栅极两侧的半导体衬底上。此外，通过观测留在半导体衬底上的栅极绝缘膜的形状来评估栅极的加工形状，通过湿式工艺去除留在半导体衬底上的栅极绝缘膜，以及测量和评估栅极下方的杂质分布。

公开(公告)号：CN100468572C

公开(公告)日：2009-03-11

申请号：CN200410104483.6

申请日：2004-12-31

Applicant: 富士通微电子株式会社

Inventor： 森郁 ,  藤冈伸也

IPC: G11C11/4091 ,  G11C7/12

CPC classification number: G11C11/406 ,  G11C5/147 ,  G11C11/4094 ,  G11C29/02 ,  G11C29/025 ,  G11C29/12005 ,  G11C2029/5006 ,  G11C2211/4065 ,  G11C2211/4067

Abstract: 本发明提供了一种存储器器件，所述存储器器件具有：存储数据的存储器单元；选择存储器单元的字线；连接到所选的存储器单元的位线；向位线提供预充电电压的预充电电源；将预充电电源连接到位线或将预充电电源与位线断开的预充电电路；以及根据操作状况以至少两个阶段控制预充电电源和位线之间电流流动幅度的电流限制元件。

公开(公告)号：CN100464368C

公开(公告)日：2009-02-25

申请号：CN200510085130.0

申请日：2005-07-20

Applicant: 富士通微电子株式会社

Inventor： 黑木健一郎 ,  川村诚司

IPC: G09G5/14 ,  G09G5/00 ,  G06F3/147

CPC classification number: G09G5/397 ,  G09G5/14 ,  G09G5/395 ,  G09G2310/04

Abstract: 当显示多个重叠视窗时，公共数据总线的占用率升高，必须提高数据总线的操作速度，以尽可能多地显示数据，因此功耗增加了，为了解决这个问题，通过在重叠视窗的顶点坐标(X，Y)处分割屏幕，并且为分割得到的每个矩形区域设置VRAM中的起始地址和步长，从而从VRAM仅读取在屏幕上可见地实际显示的数据，而不是读取所有视窗中的显示数据。

公开(公告)号：CN100464323C

公开(公告)日：2009-02-25

申请号：CN200510001829.4

申请日：2005-01-13

Applicant: 富士通微电子株式会社

Inventor： 笠间一郎

IPC: G06F15/78

CPC classification number: G06F15/7867

Abstract: 本发明公开了一种精细控制操作而不会对其他功能施加影响的可重配置处理器。寄存器组经由选择器连接到ALU的输入端口。在定序器的控制下，输入到ALU的数据被保持在选择器所选择的寄存器中。例如，假定一个寄存器被选择用于执行应用。为了将此应用切换到下一应用，在应用终止之后，选择器根据来自定序器的指令将寄存器切换到要被使用的另一寄存器。在这种情况下，在应用正被执行时所输入的数据继续留在寄存器中，从而下一应用可以被立刻执行而无需在应用终止之后导出数据。