公开(公告)号：CN103872099A

公开(公告)日：2014-06-18

申请号：CN201310678033.7

申请日：2013-12-13

申请人： 英飞凌科技股份有限公司

发明人： G.施密特

IPC分类号： H01L29/06 ,  H01L29/36 ,  H01L21/04

CPC分类号： H01L29/66681 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/765 ,  H01L29/0611 ,  H01L29/0615 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41766 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/861 ,  H01L29/66136 ,  H01L29/66325 ,  H01L29/7393 ,  H01L29/78 ,  H01L29/8613

摘要： 本发明涉及具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法。半导体本体具有第一侧面、第二侧面、横向边缘、有效区域、有效区域和横向边缘之间的边缘终端、以及第一导电类型的漂移区。边缘终端包括在第一侧面和横向边缘之间的在半导体本体中形成的阶梯。阶梯包括延伸直到第一侧面的横向表面和延伸直到横向边缘的底面。第二导电类型的第一掺杂区带沿着阶梯的横向表面被形成在半导体本体中，并形成具有漂移区的pn结。第一导电类型的第二掺杂区带至少沿着阶梯的底面的一部分被形成在半导体本体中，并延伸直到横向边缘，其中第二掺杂区带与漂移区接触。

公开(公告)号：CN103855204A

公开(公告)日：2014-06-11

申请号：CN201210524694.X

申请日：2012-12-07

申请人： 中国科学院微电子研究所 ,  上海联星电子有限公司 ,  江苏中科君芯科技有限公司

发明人： 张文亮 ,  胡爱斌 ,  朱阳军 ,  陆江

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/08 ,  H01L29/16 ,  H01L21/331

CPC分类号： H01L29/7393 ,  H01L29/0615 ,  H01L29/0821 ,  H01L29/161 ,  H01L29/66325

摘要： 本发明公开了一种逆导型IGBT的集电极结构，包括：基区、N-锗缺陷层、P+锗集电极区、N+锗短路区及集电极金属层；所述N-锗缺陷层设置在基区底面；所述P+锗集电极区及N+锗短路区并列设置在所述N-锗缺陷层底面与所述集电极金属层之间。本发明还公开了一种逆导型IGBT的集电极结构的制备方法。本发明提供的一种逆导型IGBT的集电极结构及其制备方法，采用锗材料或者锗硅材料做逆导型IGBT背面集电极可以大幅降低发生回跳现象时的集电极-发射极电压、发射极电流密度，从而抑制了器件的回跳现象，还可以在低温下获得较高的杂质激活率，能避免昂贵的离子注入过程，降低导通电压和关断时间。

公开(公告)号：CN103745987A

公开(公告)日：2014-04-23

申请号：CN201310695943.6

申请日：2013-12-17

申请人： 西安理工大学

发明人： 王彩琳 ,  王一宇

IPC分类号： H01L29/06 ,  H01L29/40

CPC分类号： H01L29/0615 ,  H01L29/0619

摘要： 本发明公开了一种场限环-负斜角复合终端结构，将芯片的中央区域作为有源区，将有源区外围区域作为终端区，有源区和终端区共同的n-衬底下方设置有n型FS层，在n型FS层下方设置有p+阳极区及阳极；有源区中，n-基区中设置有多个并联的单元，每个单元内与n-基区相邻的是波状p基区，p基区上面为p+基区，p+基区中央设置有一个阴极n+发射区，每个n+发射区上方设有阴极；p+基区上方设有门极，并且整个门极环绕在所包围的阴极n+发射区的周围；在终端区的n-衬底内，在主结外侧设了至少一个p型场限环，并在场限环上面有一个负斜角，斜面上覆有钝化层。本发明的场限环-负斜角复合终端结构具有更好的高温稳定性。

公开(公告)号：CN103699164A

公开(公告)日：2014-04-02

申请号：CN201310446544.6

申请日：2013-09-25

申请人： 精工电子有限公司

发明人： 原田博文 ,  桥谷雅幸

IPC分类号： G05F1/56 ,  H01L27/088

CPC分类号： H01L27/0883 ,  H01L27/092 ,  H01L29/0615 ,  H01L29/7833

摘要： 半导体集成电路装置。本发明提供输出电压稳定性良好的恒压电路，在将增强型NMOS和耗尽型NMOS串联连接而构成的恒压电路中，为了提高耗尽型NMOS的反馈偏置效应，仅在安装耗尽型NMOS的P型阱区域中增大杂质浓度。

公开(公告)号：CN103650147A

公开(公告)日：2014-03-19

申请号：CN201180072134.9

申请日：2011-07-05

申请人： 三菱电机株式会社

发明人： 陈则 ,  中村胜光

IPC分类号： H01L29/739 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/7397 ,  H01L29/0615 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/41708 ,  H01L29/7393 ,  H01L29/861

摘要： 在晶体管区域中设置有绝缘栅型双极晶体管，该绝缘栅型双极晶体管具有栅极电极（7）和发射极电极（9）。在晶体管区域的周围配置有末端区域。在晶体管区域中，在N型漂移层（1）的下方设置有第1N型缓冲层（18）。在第1N型缓冲层（18）的下方设置有P型集电极层（19）。在末端区域中，在N型漂移层（1）的下方设置有第2N型缓冲层（20）。P型集电极层（19）和第2N型缓冲层（20）与集电极电极（21）直接连接。越接近集电极电极（21），第2N型缓冲层（20）的杂质浓度越小。第2N型缓冲层（20）与集电极电极（21）不构成欧姆接触。

公开(公告)号：CN103633150A

公开(公告)日：2014-03-12

申请号：CN201310409182.3

申请日：2009-05-19

申请人： 克里公司

发明人： 张清纯 ,  柳盛衡

IPC分类号： H01L29/872 ,  H01L29/06

CPC分类号： H01L29/872 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/861

摘要： 本发明涉及具有电流浪涌能力的结势垒肖特基二极管。一种肖特基二极管，包括：具有第一表面的漂移层，所述第一表面与有源区和基本横向相邻于所述有源区的边缘终止区域相关联，其中所述漂移层主要以第一导电类型的掺杂材料掺杂并且所述边缘终止区域具有从所述第一表面延伸到所述漂移层中的边缘终止凹陷；在所述第一表面的所述有源区上方的肖特基层，用于形成肖特基结，所述肖特基层由能实现低势垒高度的金属形成；形成在所述边缘终止凹陷的底部表面中的边缘终止结构。

公开(公告)号：CN103633136A

公开(公告)日：2014-03-12

申请号：CN201210297088.9

申请日：2012-08-20

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/66681 ,  H01L29/0615 ,  H01L29/0634 ,  H01L29/0873 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

摘要： 本申请公开了一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区中紧邻漏端分布有第一导电类型的漂移区埋层；从漏端到沟道的方向上所述漂移区埋层的深度递减，以使得LDMOS器件工作时漂移区总是完全被耗尽；所述第一导电类型、第二导电类型分别是p型、n型；或者相反。本申请还公开了所述LDMOS器件的制造方法。本申请的LDMOS器件可同时获得高击穿电压和低导通电阻，器件特性比传统器件有很大的提高。

公开(公告)号：CN103579321A

公开(公告)日：2014-02-12

申请号：CN201210256998.2

申请日：2012-07-23

申请人： 三垦电气株式会社

发明人： 鸟居克行

IPC分类号： H01L29/739 ,  H01L29/06

CPC分类号： H01L29/7397 ,  H01L29/0615

摘要： 本发明提供了一种半导体装置，在该半导体装置的外周区域中，第2半导体区域(32)达到半导体衬底(1)的第2主面(21)，半导体装置还具有第6半导体区域(50)，其与第2半导体区域(32)相接并具有第2导电类型，该第6半导体区域(50)包含半导体衬底(1)的第2主面的端部，并从半导体衬底(1)的第2主面(21)开始，达到比第4半导体区域(4)深的区域。根据本发明的半导体装置，通过在外周区域设置第6半导体区域(50)，使得耗尽层(14)的端部没有达到切割面(51)，而是使耗尽层(14)的端部达到了半导体衬底的第2主面(21)上，从而确保了半导体装置的耐压性。

公开(公告)号：CN103329268A

公开(公告)日：2013-09-25

申请号：CN201280005804.X

申请日：2012-03-15

申请人： 富士电机株式会社

发明人： 丰田善昭

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC分类号： H01L29/7813 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0615 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/66666 ,  H01L29/7397 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7827

摘要： 一种半导体器件包括垂直沟槽栅极MOSFET(30)和用于控制的横向n沟道MOSFET元件部分(22)，该用于控制的横向n沟道MOSFET元件部分包括p-阱扩散区(4a)，以及围绕垂直沟槽栅极MOSFET(30)和用于控制的横向n沟道MOSFET元件部分(22)的结边缘终止区(23)。结边缘终止区(23)包括LOCOS氧化层(llc)，设置在端部处且与沟槽形成接触的p型维持区(50)，以及与p型维持区(50)形成接触的p-扩散区(4b)。p-扩散区(4b)比p型基极区(5)深，并且具有低浓度。p型维持区(50)比p-扩散区(4b)窄，并且具有高浓度。p-扩散区(4a)比p型基极区(5)和p型维持区(50)深，并且具有低浓度。结边缘终止区(23)和p-阱扩散区(4a)的击穿电压比MOSFET元件部分(30)的击穿电压高。

公开(公告)号：CN102084487B

公开(公告)日：2013-09-18

申请号：CN200980126014.5

申请日：2009-05-19

申请人： 克里公司

发明人： 张清纯 ,  柳盛衡

IPC分类号： H01L29/872 ,  H01L29/861 ,  H01L29/06

CPC分类号： H01L29/872 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/47 ,  H01L29/861

摘要： 一种电子器件包括具有第一导电类型的碳化硅漂移区，位于所述漂移区上的肖特基接触，以及相邻所述肖特基接触的所述漂移区的表面处的多个结势垒肖特基(JBS)区域。JBS区域具有与第一导电类型相反的第二导电类型以及具有所述JBS区域中的相邻JBS区域之间的第一间隙。所述器件进一步包括具有第二导电类型的多个浪涌保护子区域。每个浪涌保护子区域具有浪涌保护子区域的相邻浪涌保护子区域之间的小于所述第一间隔的第二间隔。