公开(公告)号：CN108807534A

公开(公告)日：2018-11-13

申请号：CN201710305188.4

申请日：2017-05-03

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 李勇

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/423

CPC分类号： H01L27/0886 ,  H01L21/76229 ,  H01L21/765 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/404 ,  H01L29/7855 ,  H01L29/0642 ,  H01L29/42316 ,  H01L29/66795

摘要： 一种半导体结构及其形成方法，方法包括：提供衬底，包括器件区以及位于器件区两侧的隔离区，衬底上形成有分立的鳍部；在衬底上形成隔离结构，隔离结构顶部低于鳍部顶部；形成隔离结构后，刻蚀隔离区的鳍部；刻蚀隔离区的鳍部后，形成横跨器件区鳍部的栅极结构，栅极结构还覆盖器件区鳍部的部分侧壁和顶部表面。本发明在形成隔离结构之后刻蚀隔离区的鳍部，相比先刻蚀隔离区鳍部再形成隔离结构的方案，本发明在形成隔离结构的过程中，器件区鳍部两侧的环境相同，可以避免出现负载效应，从而使露出于隔离结构的器件区鳍部的高度相同，进而有利于提高所形成半导体结构的电学性能。

公开(公告)号：CN105931969A

公开(公告)日：2016-09-07

申请号：CN201610374737.9

申请日：2016-05-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 颜树范

IPC分类号： H01L21/336 ,  H01L21/765 ,  H01L21/3205 ,  H01L29/40

CPC分类号： H01L21/3205 ,  H01L21/765 ,  H01L29/401 ,  H01L29/6659

摘要： 本发明公开了一种终端结构的制造方法，包括步骤：在半导体衬底中形成沟槽；形成第一绝缘层将沟槽完全填充；淀积第二硬质掩模层；对第二硬质掩模层进行光刻刻蚀形成第一开口；以第二硬质掩模层为掩模对第一开口底部的第一绝缘层进行第一次各向异性刻蚀形成第二凹槽；对第二硬质掩模层进行横向刻蚀使第一开口的宽度扩大；以第二硬质掩模层为掩模对第一开口底部的第一绝缘层进行第二次各向异性刻蚀使第二凹槽在纵向和横向扩大并呈阶梯结构；依次重复步骤六和步骤七并最后形成屏蔽介质层；去除第二硬质掩模层，在第二凹槽中填充电极材料层。本发明能形成厚度渐变的屏蔽介质层，能够终端结构的电场强度分布均匀并提高击穿电压，且工艺简单、成本低。

公开(公告)号：CN104576742A

公开(公告)日：2015-04-29

申请号：CN201410772862.6

申请日：2010-08-20

申请人： 特兰斯夫公司

发明人： 储荣明 ,  罗伯特·科菲

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/402 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/283 ,  H01L21/28587 ,  H01L21/30612 ,  H01L21/31105 ,  H01L21/765 ,  H01L29/0607 ,  H01L29/2003 ,  H01L29/404 ,  H01L29/407 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66212 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/66666 ,  H01L29/778 ,  H01L29/7781 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L29/872

摘要： 本发明涉及III-N器件及其形成方法。描述了一种III-N器件，其具有III-N材料层，位于III-N材料层表面上的绝缘体层，位于绝缘体层的相对于III-N材料层的相反侧上的蚀刻停止层，以及位于蚀刻停止层相对于蚀刻停止层的相对于绝缘体层的相反侧上的电极限定层。凹陷形成在电极限定层中。电极形成在凹陷中。绝缘体能够具有精确控制的厚度，尤其是在电极和III-N材料层之间。

公开(公告)号：CN104011865A

公开(公告)日：2014-08-27

申请号：CN201280063052.2

申请日：2012-10-31

申请人： 阿沃吉有限公司

发明人： 唐纳德·R·迪斯尼 ,  安德鲁·P·爱德华兹 ,  聂辉 ,  理查德·J·布朗 ,  伊舍克·C·克孜勒亚尔勒 ,  大卫·P·布尔 ,  林达·罗马诺 ,  托马斯·R·普朗蒂

IPC分类号： H01L29/06

CPC分类号： H01L21/761 ,  H01L21/2654 ,  H01L21/266 ,  H01L21/765 ,  H01L29/0619 ,  H01L29/0642 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66136 ,  H01L29/66212 ,  H01L29/6631 ,  H01L29/66909 ,  H01L29/8083 ,  H01L29/872

摘要： 一种用于制造边缘终端结构的方法，包括：提供具有第一表面和第二表面以及第一导电类型的衬底；形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层；以及形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。该方法还包括向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域。该方法还包括形成耦接到第二GaN外延层的第二区域的有源器件和形成耦接到第二GaN外延层的第三区域的边缘终端结构。

公开(公告)号：CN103875069A

公开(公告)日：2014-06-18

申请号：CN201280049864.1

申请日：2012-11-13

申请人： 富士电机株式会社

发明人： 山路将晴 ,  澄田仁志

IPC分类号： H01L21/8234 ,  H01L21/336 ,  H01L27/088 ,  H01L29/06 ,  H01L29/78

CPC分类号： H01L29/407 ,  H01L21/761 ,  H01L21/765 ,  H01L21/823481 ,  H01L27/088 ,  H01L29/063 ,  H01L29/0878 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/7811 ,  H01L29/7816

摘要： 本发明中，形成耐压区域以包围逻辑电路形成区域，在该耐压区域的一部分上形成用于电平移位的高耐压MOSFET(71、72)，在该高耐压MOSFET(71、72)的漏极区域与逻辑电路形成区域之间形成p-开口部区域(131)，在该p-开口部区域(131)上配置与连接至逻辑电路形成区域的电源的负极侧相连接的屏蔽层(300)。由此，能够提供一种具有电平移位电路的高耐压半导体装置，该电平移位电路能够在高耐压IC进行开关时或保持长期可靠性的过程中稳定地进行工作。

公开(公告)号：CN103165604A

公开(公告)日：2013-06-19

申请号：CN201210021553.6

申请日：2012-01-31

申请人： 英飞凌科技奥地利有限公司

发明人： O.布兰克 ,  C.盖斯勒 ,  F.希尔勒 ,  M.勒施 ,  R.西米尼克

IPC分类号： H01L27/088

CPC分类号： H01L29/7813 ,  H01L21/765 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/407 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/8613 ,  H01L29/872

摘要： 本发明公开了具有节省空间的边缘结构的半导体部件。半导体部件被公开。一个实施例包括半导体本体，该半导体本体包括具有至少一个有源部件区的第一半导体层、具有多个沟槽的单元阵列、以及至少一个单元阵列边缘区。单元阵列边缘区被仅仅布置在单元阵列的边缘区域中，毗邻单元阵列的至少一个沟槽，以及被至少部分地布置在单元阵列中的至少一个沟槽下面。

公开(公告)号：CN101378070A

公开(公告)日：2009-03-04

申请号：CN200810214290.4

申请日：2008-08-29

申请人： 株式会社电装

发明人： 石王诚一郎

IPC分类号： H01L27/22

CPC分类号： H01L21/761 ,  G01D5/145 ,  G01D11/245 ,  G01R33/09 ,  H01L21/765

摘要： 本发明提供一种传感器芯片(90、100)，包括设置在半导体基板(10)中的传感器元件(31)和用于控制传感器元件(31)的控制电路(32)。控制电路(32)包括多个电路元件(32a至32j)，每个电路元件由P－N结分离隔离。传感器芯片(90、100)还包括导电膜(21至23、24a至26a、24b至26b、27)，其设置在电路元件(32a至32j)中至少一个的上方并且围绕该电路元件，并且具有固定为预定值的电势。

公开(公告)号：CN100444386C

公开(公告)日：2008-12-17

申请号：CN200610075841.4

申请日：2006-04-20

申请人： 台湾积体电路制造股份有限公司

发明人： 李政宏

IPC分类号： H01L27/04 ,  H01L23/58

CPC分类号： H01L21/765 ,  H01L27/0629 ,  H01L27/0921

摘要： 本发明提供一种半导体基底上的防护环系统，用以保护一集成电路。一第一防护环区域形成于该基底中的一阱区中。一第一电容形成于该第一防护环区域中。该电容包含有二阱接触区以及一第一介电层。该二阱接触区形成于该阱区中，且偏压于一第一供应电压。该第一介电层设于该二阱接触区之间，具有一第一边与该阱区接触。与该第一供应电压互补的一第二供应电压是提供与该第一介电层的一第二边，以于该第一介电层造成跨压，而提供一内建的局部电容。本发明所述半导体基底上的防护环系统，增加了空穴收集的能力。

公开(公告)号：CN108538717A

公开(公告)日：2018-09-14

申请号：CN201810244937.1

申请日：2012-10-31

申请人： 阿沃吉有限公司

发明人： 唐纳德·R·迪斯尼 ,  安德鲁·P·爱德华兹 ,  聂辉 ,  理查德·J·布朗 ,  伊舍克·C·克孜勒亚尔勒 ,  大卫·P·布尔 ,  林达·罗马诺 ,  托马斯·R·普朗蒂

IPC分类号： H01L21/265 ,  H01L21/266 ,  H01L29/06 ,  H01L29/20 ,  H01L29/40 ,  H01L21/329 ,  H01L21/331 ,  H01L21/335 ,  H01L29/808 ,  H01L29/872

CPC分类号： H01L21/761 ,  H01L21/2654 ,  H01L21/266 ,  H01L21/765 ,  H01L29/0619 ,  H01L29/0642 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66136 ,  H01L29/66212 ,  H01L29/6631 ,  H01L29/66909 ,  H01L29/8083 ,  H01L29/872

摘要： 本发明涉及一种在GaN材料中制造浮置保护环的方法及系统，包括：提供具有第一表面和第二表面以及第一导电类型的衬底；形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层；以及形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。该方法还包括向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域。该方法还包括形成耦接到第二GaN外延层的第二区域的有源器件和形成耦接到第二GaN外延层的第三区域的边缘终端结构。

公开(公告)号：CN104011865B

公开(公告)日：2018-04-24

申请号：CN201280063052.2

申请日：2012-10-31

申请人： 阿沃吉有限公司

发明人： 唐纳德·R·迪斯尼 ,  安德鲁·P·爱德华兹 ,  聂辉 ,  理查德·J·布朗 ,  伊舍克·C·克孜勒亚尔勒 ,  大卫·P·布尔 ,  林达·罗马诺 ,  托马斯·R·普朗蒂

IPC分类号： H01L29/06

CPC分类号： H01L21/761 ,  H01L21/2654 ,  H01L21/266 ,  H01L21/765 ,  H01L29/0619 ,  H01L29/0642 ,  H01L29/0692 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66136 ,  H01L29/66212 ,  H01L29/6631 ,  H01L29/66909 ,  H01L29/8083 ,  H01L29/872

摘要： 一种用于制造边缘终端结构的方法，包括：提供具有第一表面和第二表面以及第一导电类型的衬底；形成耦接到衬底的第一表面的第一导电类型的第一GaN外延层；以及形成与第一导电类型相反的第二导电类型的第二GaN外延层。第二GaN外延层耦接到第一GaN外延层。该方法还包括向第二GaN外延层的第一区域注入离子以使第二GaN外延层的第二区域电隔离于第二GaN外延层的第三区域。该方法还包括形成耦接到第二GaN外延层的第二区域的有源器件和形成耦接到第二GaN外延层的第三区域的边缘终端结构。