-
公开(公告)号：CN113611705B
公开(公告)日：2024-03-29
申请号：CN202110397670.1
申请日：2021-04-14
申请人： 南亚科技股份有限公司
发明人： 廖俊诚
摘要： 本公开提供一种半导体存储器元件及其制备方法。该半导体存储器元件具有一绝缘层、一第一掺杂区、一第一字元线、一高位面位元线接触点以及一第一气隙，该绝缘层界定一第一主动区在一基底中，该第一掺杂区位在该第一主动区中，该第一字元线埋置在一第一构槽中，该第一沟槽邻近该第一掺杂区设置，该高位面位元线接触点位在该第一掺杂区上，该第一气隙围绕该高位面位元线接触点设置；其中该第一字元线包括一下电极结构以及一上电极结构，该上电极结构位在该下电极结构上；其中该上电极结构包括一源极层、一导电层以及一功函数调整层，该源极层大致覆盖该第一沟槽的一侧壁，该导电层位在该源极层上，该功函数调整层设置在该源极层与该导电层之间。
-
公开(公告)号：CN109427794B
公开(公告)日：2024-03-15
申请号：CN201810940714.9
申请日：2018-08-17
申请人： 三星电子株式会社
IPC分类号： H10B41/30 , H10B41/40 , H10B41/27 , H10B43/30 , H10B43/40 , H10B43/27 , H01L21/48 , H01L23/48
摘要： 提供一种包括绝缘覆盖结构的半导体器件及其形成方法。该半导体器件可以包括：在衬底上垂直层叠的多个栅电极；绝缘覆盖结构，其位于所述多个栅电极上。所述绝缘覆盖结构可以包括第一上表面和第二上表面。所述第一上表面和所述衬底之间的第一距离可以大于所述第二上表面和衬底之间的第二距离。所述第一上表面可以不与所述第二上表面重叠。该半导体器件可以包括存储单元垂直结构，其穿过所述第一上表面、所述多个栅电极和所述绝缘覆盖结构。所述存储单元垂直结构可以与所述第二上表面间隔开。该半导体器件可以包括位线，其与所述存储单元垂直结构电连接。
-
公开(公告)号：CN117673036A
公开(公告)日：2024-03-08
申请号：CN202211083517.2
申请日：2022-09-06
申请人： 长江存储科技有限责任公司
IPC分类号： H01L23/538 , H10B41/20 , H10B41/30 , H10B41/40 , H10B43/20 , H10B43/30 , H10B43/40 , H01L21/768
摘要： 公开了一种三维(3D)存储装置，其包括堆叠体、多个接触结构和多个支撑结构。绝缘结构中的堆叠体包括交替堆叠的导电层和电介质层，并且堆叠体包括阶梯结构。多个接触结构均延伸穿过绝缘结构并且与阶梯结构中的多个导电层中的相应导电层接触。多个支撑结构延伸穿过阶梯结构中的堆叠体。每个支撑结构与所述多个接触结构中的一个接触结构接触。
-
公开(公告)号：CN117279377A
公开(公告)日：2023-12-22
申请号：CN202311338454.5
申请日：2023-10-17
申请人： 华虹半导体(无锡)有限公司
摘要： 本申请公开了一种存储器的制作方法，包括：提供一衬底，该衬底包括第一区域和第二区域，第一区域用于集成元胞器件，第二区域用于集成逻辑器件，第一区域的衬底上形成有第一栅介质层，第二区域的衬底上形成有第二栅介质层，第一区域的衬底中形成有第一STI结构，第二区域的衬底中形成有第二STI结构，第一STI结构之间的第一栅介电层上形成有浮栅，第二区域包括第一子区域和第二子区域，第一子区域中集成的逻辑器件的工作电压大于第二子区域中集成的逻辑器件的工作电压；在第一子区域形成第一掺杂区；在第一区域和所述第一子区域形成第二掺杂区；在第二子区域形成多种类型的逻辑器件的掺杂区；在第一区域形成隔离层。
-
公开(公告)号：CN117279375A
公开(公告)日：2023-12-22
申请号：CN202310008367.7
申请日：2023-01-04
申请人： 铠侠股份有限公司
IPC分类号： H10B41/20 , H10B41/50 , H10B41/40 , H10B41/30 , H10B43/20 , H10B43/50 , H10B43/40 , H10B43/30
摘要： 根据一个实施例，一种半导体存储器装置包含：多个第一接触件，其布置在板状部分的第二方向上的一侧上的阶梯区域中并沿着所述板状部分，且个别地连接到第一阶梯部分中的多个台阶状导电层之间的至少下部导电层；及多个第二接触件，其布置在所述板状部分的所述第二方向上的另一侧上的所述阶梯区域中并沿着所述板状部分，且个别地连接到所述第一阶梯部分中的所述至少下部导电层，其中所述多个第一接触件取决于第一方向上的位置而相对于所述板状部分在所述第二方向上个别地布置在不同的位置处，且所述多个第二接触件相对于所述板状部分个别地布置在与所述多个第一接触件的所述相应位置在所述第二方向上反向的位置处。
-
公开(公告)号：CN117082857A
公开(公告)日：2023-11-17
申请号：CN202311096706.8
申请日：2023-08-29
申请人： 华虹半导体(无锡)有限公司
摘要： 公开了一种存储器件的制作方法，包括：提供一衬底，该衬底包括第一区域和第二区域，第一区域用于集成元胞器件，第二区域用于集成逻辑器件，第一区域的衬底上形成有第一氧化层，第一氧化层上形成有第一多晶硅层，第一多晶硅层上形成有隔离层，隔离层上形成有第二多晶硅层，第二区域的衬底上形成有第二氧化层，第二氧化层上形成有第三多晶硅层，第二多晶硅层的高度高于第三多晶硅层的高度；形成二氧化硅层，二氧化硅层覆盖第二多晶硅层和第三多晶硅层；进行平坦化，去除第一区域的二氧化硅层；通过刻蚀降低第二多晶硅层的厚度；通过刻蚀去除剩余的二氧化硅层；通过刻蚀去除第一区域中目标区域的第二多晶硅层、隔离层和第一多晶硅层，形成沟槽。
-
公开(公告)号：CN117042452A
公开(公告)日：2023-11-10
申请号：CN202210559283.8
申请日：2022-05-19
申请人： 旺宏电子股份有限公司
摘要： 本公开提供一种集成电路结构。集成电路结构包括衬底、内连接堆叠结构、第一存储器阵列以及源极线。内连接堆叠结构位于衬底上方。第一存储器阵列位于内连接堆叠结构上方，且包含在一垂直方向上堆叠的多个存储器元件，每一存储器元件包含导电层。第一存储器阵列进一步包含第一存储器层以及通道层。第一存储器层连接存储器元件的导电层且自导电层中的一最高者向下延伸至导电层中的一最低者。通道层沿着第一存储器层的一侧壁延伸。源极线接触通道层的一顶端且横向延伸跨过第一存储器阵列。
-
公开(公告)号：CN112366206B
公开(公告)日：2023-11-10
申请号：CN202011291354.8
申请日：2017-01-06
申请人： 三星电子株式会社
摘要： 提供了三维(3D)半导体存储器件及其制造方法。3D半导体存储器件可以包括：基板，包括单元阵列区和连接区；下层叠结构，包括竖直地层叠在基板上的多个下电极，下层叠结构在连接区上具有在第一方向上延伸的第一阶梯结构和在基本上垂直于第一方向的第二方向上延伸的第二阶梯结构；以及多个中间层叠结构，竖直地层叠在下层叠结构上。每个中间层叠结构包括竖直地层叠的多个中间电极并且在连接区上具有在第二方向上延伸的第三阶梯结构和在第一方向上延伸的第四阶梯结构。相对于基板的顶表面，第一阶梯结构的斜坡具有第一倾斜角，第二阶梯结构的斜坡具有基本上等于第一倾斜角的第二倾斜角，第四阶梯结构的斜坡具有不同于第一倾斜角的第三倾斜角。
-
公开(公告)号：CN116965166A
公开(公告)日：2023-10-27
申请号：CN202280016602.9
申请日：2022-01-14
申请人： 桑迪士克科技有限责任公司
IPC分类号： H10B41/40
摘要： 为了克服用于将字线开关晶体管连接到对应字线的水平金属线以及用于直通信号线的面积的不足，提出了实现针对字线钩接区的多种架构。例如，管芯的一些区域将被设计为提供额外的水平金属线以将字线开关晶体管连接到字线，并且该管芯的其他区域将被设计为提供额外的直通信号线。
-
公开(公告)号：CN116801633A
公开(公告)日：2023-09-22
申请号：CN202310896188.1
申请日：2021-06-24
申请人： 福建省晋华集成电路有限公司
摘要： 本公开了一种半导体存储装置及其制作工艺，包括衬底、有源结构、浅沟渠隔离、以及多条字线。有源结构设置在衬底中，并且还包括第一有源区以及第二有源区。第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，第二有源区设置在第一有源区外侧，环绕所有的有源区单元。浅沟渠隔离设置在衬底中，围绕有源结构。字线设置在衬底内，并与有源区单元交错。字线包括第一字线以及第二字线，部分的有源区单元的一端直接接触第二字线，另一端直接接触第二有源区。藉此，可获得较稳定的结构。
-
-
-
-
-
-
-
-
-
搜索结果
200 条记录 (耗时 0.02 秒)
