公开(公告)号：CN104465769B

公开(公告)日：2018-09-28

申请号：CN201410482814.3

申请日：2014-09-19

申请人： 三垦电气株式会社

发明人： 川尻智司 ,  鸟居克行

IPC分类号： H01L29/78

摘要： 提供一种半导体装置，其为沟槽栅型的半导体装置，能够低价制造且反馈电容被减小。半导体装置具备：层叠有第一半导体区域、第二半导体区域、第三半导体区域以及第四半导体区域的半导体基板；绝缘膜，其配置在从第四半导体区域上表面延伸并贯通第四半导体区域和第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置配置在绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域和第四半导体区域电连接；底面电极，其与第二主电极电连接，在俯视观察时，槽的延伸方向的长度在槽的宽度以上，而且，槽的宽度比相邻的槽之间的间隔宽。

公开(公告)号：CN108110047A

公开(公告)日：2018-06-01

申请号：CN201810001824.9

申请日：2014-08-29

申请人： 三垦电气株式会社

发明人： 川尻智司 ,  小川嘉寿子

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L21/28 ,  H01L29/10

摘要： 提供半导体装置。本发明具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置于第1半导体区域的上方；第1导电型的第3半导体区域，其配置于第2半导体区域的上方；第2导电型的第4半导体区域，其配置于第3半导体区域的上方；绝缘膜，其配置于槽的内壁上，该槽从第4半导体区域的上表面起延伸并贯通第4半导体区域和第3半导体区域而到达第2半导体区域；控制电极，其配置在槽的侧面的绝缘膜上，并与第3半导体区域相对；第1主电极，其与第1半导体区域电连接；第2主电极，其与第4半导体区域电连接；以及底面电极，其配置在槽的底面的绝缘膜的上方，并且该底面电极被配置为与控制电极分离，在俯视时，槽在延伸方向上的长度比槽的宽度大，并且，槽的宽度比彼此相邻的所述槽的间隔宽。

公开(公告)号：CN105190900A

公开(公告)日：2015-12-23

申请号：CN201480026440.2

申请日：2014-08-29

申请人： 三垦电气株式会社

发明人： 川尻智司 ,  小川嘉寿子

IPC分类号： H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/739

CPC分类号： H01L29/7397 ,  H01L21/28 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/41 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/423 ,  H01L29/42304 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/78

摘要： 本发明具有：第1导电型的第1半导体区域；第2导电型的第2半导体区域，其配置于第1半导体区域的上方；第1导电型的第3半导体区域，其配置于第2半导体区域的上方；第2导电型的第4半导体区域，其配置于第3半导体区域的上方；绝缘膜，其配置于槽的内壁上，该槽从第4半导体区域的上表面起延伸并贯通第4半导体区域和第3半导体区域而到达第2半导体区域；控制电极，其配置在槽的侧面的绝缘膜上，并与第3半导体区域相对；第1主电极，其与第1半导体区域电连接；第2主电极，其与第4半导体区域电连接；以及底面电极，其配置在槽的底面的绝缘膜的上方，并且该底面电极被配置为与控制电极分离，在俯视时，槽在延伸方向上的长度比槽的宽度大，并且，槽的宽度比彼此相邻的所述槽的间隔宽。

公开(公告)号：CN106067484B

公开(公告)日：2019-06-14

申请号：CN201610633098.3

申请日：2014-09-18

申请人： 三垦电气株式会社

发明人： 川尻智司

IPC分类号： H01L29/78 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331 ,  H01L21/28 ,  H01L29/40 ,  H01L29/423 ,  H01L29/06 ,  H01L29/10

CPC分类号： H01L29/7396 ,  H01L21/2815 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/407 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66007 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7811

摘要： 本发明提供一种半导体装置，其能够低廉地进行制造且是降低了反馈电容的沟槽栅型。具有：半导体基板，其是层叠第1半导体区、第2半导体区、第3半导体区、以及第4半导体区而成的；绝缘膜，其配置在槽的内壁上，该槽从第4半导体区的上表面延伸，贯通第4半导体区以及第3半导体区而达到第2半导体区；控制电极，其在槽的侧面，与第3半导体区的侧面相对地配置在绝缘膜上；第1主电极，其与第1半导体区电连接；第2主电极，其与第3半导体区以及第4半导体区电连接；底面电极，其在槽的底面中与控制电极分离地配置在绝缘膜上，与第2主电极电连接，其中，在俯视时，槽的延伸方向的长度为槽的宽度以上，且，槽的宽度大于相邻的槽彼此之间的间隔。

公开(公告)号：CN104681614A

公开(公告)日：2015-06-03

申请号：CN201410484442.8

申请日：2014-09-19

申请人： 三垦电气株式会社

发明人： 小川嘉寿子 ,  川尻智司

IPC分类号： H01L29/78 ,  H01L29/41 ,  H01L29/417

CPC分类号： H01L29/7397 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42368 ,  H01L29/42376

摘要： 提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN104465718A

公开(公告)日：2015-03-25

申请号：CN201410478175.3

申请日：2014-09-18

申请人： 三垦电气株式会社

发明人： 川尻智司

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739

CPC分类号： H01L29/7396 ,  H01L21/2815 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/407 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66007 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7811 ,  H01L2229/00

摘要： 本发明提供一种半导体装置，其能够低廉地进行制造且是降低了反馈电容的沟槽栅型。具有：半导体基板，其是层叠第1半导体区、第2半导体区、第3半导体区、以及第4半导体区而成的；绝缘膜，其配置在槽的内壁上，该槽从第4半导体区的上表面延伸，贯通第4半导体区以及第3半导体区而达到第2半导体区；控制电极，其在槽的侧面，与第3半导体区的侧面相对地配置在绝缘膜上；第1主电极，其与第1半导体区电连接；第2主电极，其与第3半导体区以及第4半导体区电连接；底面电极，其在槽的底面中与控制电极分离地配置在绝缘膜上，与第2主电极电连接，其中，在俯视时，槽的延伸方向的长度为槽的宽度以上，且，槽的宽度大于相邻的槽彼此之间的间隔。

公开(公告)号：CN108305893B

公开(公告)日：2021-07-16

申请号：CN201711459035.1

申请日：2014-09-19

申请人： 三垦电气株式会社

发明人： 小川嘉寿子 ,  川尻智司

IPC分类号： H01L29/06 ,  H01L29/40 ,  H01L29/423 ,  H01L29/739 ,  H01L29/10 ,  H01L29/417

摘要： 本发明提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

公开(公告)号：CN107644908A

公开(公告)日：2018-01-30

申请号：CN201610821641.2

申请日：2016-09-13

申请人： 三垦电气株式会社

发明人： 川尻智司

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423

摘要： 半导体装置具有：漂移区；基区，其配置在漂移区上；发射区，其配置在基区上；内壁绝缘膜，其配置在槽的内壁，该槽从发射区的上表面延伸并贯通发射区和基区；栅电极，其与基区的侧面对置地配置在槽的侧面的内壁绝缘膜上；底面电极，其与栅电极绝缘分离地配置在槽的底面的内壁绝缘膜上；以及层间绝缘膜，其设于栅电极和底面电极之间，栅电极在槽的角部侧的端部延伸到比漂移区和基区的界面与槽的侧面相交的位置低的位置，栅电极在底面电极侧的端部比底面电极在栅电极侧的上表面的位置高，该半导体装置具有如下的栅电极的下表面，该下表面连接栅电极在槽的角部侧的端部和栅电极在底面电极侧的端部。

公开(公告)号：CN104465718B

公开(公告)日：2017-07-14

申请号：CN201410478175.3

申请日：2014-09-18

申请人： 三垦电气株式会社

发明人： 川尻智司

IPC分类号： H01L29/06 ,  H01L29/423 ,  H01L29/78 ,  H01L29/739

CPC分类号： H01L29/7396 ,  H01L21/2815 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/401 ,  H01L29/407 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66007 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7802 ,  H01L29/7811

摘要： 本发明提供一种半导体装置，其能够低廉地进行制造且是降低了反馈电容的沟槽栅型。具有：半导体基板，其是层叠第1半导体区、第2半导体区、第3半导体区、以及第4半导体区而成的；绝缘膜，其配置在槽的内壁上，该槽从第4半导体区的上表面延伸，贯通第4半导体区以及第3半导体区而达到第2半导体区；控制电极，其在槽的侧面，与第3半导体区的侧面相对地配置在绝缘膜上；第1主电极，其与第1半导体区电连接；第2主电极，其与第3半导体区以及第4半导体区电连接；底面电极，其在槽的底面中与控制电极分离地配置在绝缘膜上，与第2主电极电连接，其中，在俯视时，槽的延伸方向的长度为槽的宽度以上，且，槽的宽度大于相邻的槽彼此之间的间隔。

公开(公告)号：CN107644909A

公开(公告)日：2018-01-30

申请号：CN201610821909.2

申请日：2016-09-13

申请人： 三垦电气株式会社

发明人： 川尻智司

IPC分类号： H01L29/78 ,  H01L29/739 ,  H01L29/423 ,  H01L21/336 ,  H01L21/331

摘要： 本发明提供降低了在槽的底面产生的反馈电容的沟槽栅型的半导体装置。半导体装置具有：漂移区(10)；基区(20)，其配置在漂移区(10)上；发射区(30)，其配置在基区(20)上；内壁绝缘膜(40)，其配置在槽的内壁，该槽从发射区(30)的上表面延伸并贯通发射区(30)和基区(20)；栅电极(50)，其与基区(20)的侧面对置地配置在槽的侧面的内壁绝缘膜(40)上；底面电极(150)，其与栅电极(50)绝缘分离地配置在槽的底面的内壁绝缘膜(40)上；以及层间绝缘膜(70)，其设于栅电极(50)和底面电极(150)之间，从栅电极(50)的下表面的至少一部分到槽的底面的距离，比从底面电极(150)的下表面的至少一部分到槽的底面的距离长。