-
公开(公告)号:CN109976097B
公开(公告)日:2024-06-18
申请号:CN201811612414.4
申请日:2018-12-27
申请人: 三星电子株式会社
摘要: 这里提供了一种形成微图案的方法,其包括:在基板上形成蚀刻目标膜;在蚀刻目标膜上形成光敏辅助层,光敏辅助层用亲水基团封端;在光敏辅助层上形成粘合层,粘合层与亲水基团形成共价键;在粘合层上形成疏水的光致抗蚀剂膜;以及图案化光致抗蚀剂膜。
-
-
公开(公告)号:CN109904140B
公开(公告)日:2024-03-29
申请号:CN201811255948.6
申请日:2018-10-26
申请人: 三星电子株式会社
IPC分类号: H01L23/522
摘要: 提供了半导体装置。半导体装置可以包括基底、位于基底上的第一绝缘膜、位于第一绝缘膜中的下金属层和位于第一绝缘膜上的第二绝缘膜。下金属层的一部分可以位于第二绝缘膜中,第二绝缘膜可以包括面对基底的下表面和与下表面相对的上表面,并且第二绝缘膜的上表面可以是向上凸出的。半导体装置还可以包括位于第二绝缘膜上的限定凹部的一部分的阻挡介电膜和位于凹部的由阻挡介电膜限定的所述一部分中并与下金属层电连接的过孔金属层。第一绝缘膜和第二绝缘膜可以在竖直方向上顺序地堆叠在基底上,并且下金属层的上表面与基底之间的最长竖直距离可以小于第二绝缘膜的上表面与基底之间的最长竖直距离。
-
公开(公告)号:CN109390210A
公开(公告)日:2019-02-26
申请号:CN201810828662.6
申请日:2018-07-25
申请人: 三星电子株式会社
IPC分类号: H01L21/02 , H01L21/768
CPC分类号: H01L23/53295 , H01L21/02126 , H01L21/02203 , H01L21/02211 , H01L21/02216 , H01L21/02271 , H01L21/02274 , H01L21/02348 , H01L21/76814 , H01L21/76826 , H01L21/76831 , H01L21/76834 , H01L23/5329 , H01L21/76825 , H01L21/02134
摘要: 本发明概念的实施例提供形成超低介电常数介电层的方法及由所述方法形成的超低介电常数介电层。所述方法可包括:通过供应包含硅、氧、碳及氢的前驱体来形成第一层;对所述第一层执行第一紫外线工艺,以将所述第一层转换成第二层;以及在不同于所述第一紫外线工艺的工艺条件下对所述第二层执行第二紫外线工艺。本发明概念的实施例可提供形成同时具有低介电常数及优异的机械强度的超低介电常数介电层的方法。
-
公开(公告)号:CN1728358A
公开(公告)日:2006-02-01
申请号:CN200510088138.2
申请日:2005-07-29
申请人: 三星电子株式会社
IPC分类号: H01L21/768
CPC分类号: H01L21/76807
摘要: 在一种制造双金属镶嵌互连的方法中,确保了可靠的沟槽轮廓。该方法包括:在衬底上形成下部互连部件,在下部互连部件上形成电介质层,在电介质层上形成硬掩模,通过使用硬掩模作为蚀刻掩模在电介质层中形成通孔,通过对硬掩模进行构图形成界定沟槽的沟槽硬掩模,形成和通孔相连接的沟槽,在其中使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层形成上部互连线,并使用湿法蚀刻清除沟槽硬掩模,以及通过使用互连材料填充沟槽和通孔来形成上部互连线。
-
公开(公告)号:CN109390273B
公开(公告)日:2023-09-22
申请号:CN201810869383.4
申请日:2018-08-02
申请人: 三星电子株式会社
IPC分类号: H01L21/768
摘要: 提供了一种半导体器件。该半导体器件包括:衬底,包括下布线;蚀刻停止层,在衬底上;层间绝缘层,在蚀刻停止层上;上布线,设置在层间绝缘层中并与下布线分开;以及通路,形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接,其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分,以及其中通路的第一部分的侧壁包括阶梯构造。
-
公开(公告)号:CN110120381A
公开(公告)日:2019-08-13
申请号:CN201810895555.5
申请日:2018-08-08
申请人: 三星电子株式会社
IPC分类号: H01L23/522 , H01L21/768
摘要: 一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。
-
公开(公告)号:CN109390273A
公开(公告)日:2019-02-26
申请号:CN201810869383.4
申请日:2018-08-02
申请人: 三星电子株式会社
IPC分类号: H01L21/768
摘要: 提供了一种半导体器件。该半导体器件包括:衬底,包括下布线;蚀刻停止层,在衬底上;层间绝缘层,在蚀刻停止层上;上布线,设置在层间绝缘层中并与下布线分开;以及通路,形成在层间绝缘层和蚀刻停止层中并将下布线与上布线连接,其中通路包括在蚀刻停止层中的第一部分和在层间绝缘层中的第二部分,以及其中通路的第一部分的侧壁包括阶梯构造。
-
公开(公告)号:CN106169439A
公开(公告)日:2016-11-30
申请号:CN201610329900.X
申请日:2016-05-18
申请人: 三星电子株式会社
IPC分类号: H01L21/768
CPC分类号: H01L23/5226 , H01L21/76802 , H01L21/76807 , H01L21/76832 , H01L21/76834 , H01L21/76873 , H01L21/76882 , H01L21/823475 , H01L23/485 , H01L23/53295 , H01L27/088 , H01L21/76877
摘要: 本公开提供了布线结构、形成布线结构的方法以及半导体器件。一种布线结构包括:基板;下绝缘层,在基板上;下布线,在下绝缘层中;第一蚀刻停止层,覆盖下布线并包括含金属的电介质材料;以及第二蚀刻停止层,在第一蚀刻停止层和下绝缘层上;绝缘夹层,在第二蚀刻停止层上;以及导电图案,延伸穿过绝缘夹层、第二蚀刻停止层和第一蚀刻停止层并电连接到下布线。
-
公开(公告)号:CN100539070C
公开(公告)日:2009-09-09
申请号:CN200510088138.2
申请日:2005-07-29
申请人: 三星电子株式会社
IPC分类号: H01L21/768
CPC分类号: H01L21/76807
摘要: 在一种制造双金属镶嵌互连的方法中,确保了可靠的沟槽轮廓。该方法包括:在衬底上形成下部互连部件,在下部互连部件上形成电介质层,在电介质层上形成硬掩模,通过使用硬掩模作为蚀刻掩模在电介质层中形成通孔,通过对硬掩模进行构图形成界定沟槽的沟槽硬掩模,形成和通孔相连接的沟槽,在其中使用沟槽硬掩模作为蚀刻掩模部分蚀刻电介质层形成上部互连线,并使用湿法蚀刻清除沟槽硬掩模,以及通过使用互连材料填充沟槽和通孔来形成上部互连线。
-
-
-
-
-
-
-
-
-