半导体器件及其制造方法

    公开(公告)号:CN104299986B

    公开(公告)日:2019-01-29

    申请号:CN201410151913.3

    申请日:2014-04-16

    IPC分类号: H01L29/423 H01L21/336

    摘要: 本发明公开了一种半导体器件,其包括:衬底,其包括第一有源区、第二有源区和第一和第二有源区之间的场区;以及栅极结构,其形成在衬底上,以跨越第一有源区、第二有源区和场区。栅极结构包括彼此直接接触的p型金属栅电极和n型金属栅电极,p型金属栅电极从第一有源区朝着第二有源区延伸不到第一有源区与第二有源区之间的距离的一半。

    半导体器件
    4.
    发明授权

    公开(公告)号:CN109727979B

    公开(公告)日:2024-03-29

    申请号:CN201811260335.1

    申请日:2018-10-26

    IPC分类号: H01L27/088 H01L29/423

    摘要: 一种半导体器件包括:基板,所述基板具有其间具有场绝缘层的第一有源区和第二有源区,所述场绝缘层接触所述第一有源区和所述第二有源区;以及栅电极,所述栅电极在所述基板上并且横贯所述第一有源区、所述第二有源区和所述场绝缘层。所述栅电极包括在所述第一有源区上方的第一部分、在所述第二有源区上方的第二部分和与第一部分和第二部分接触的第三部分。栅电极包括分别在第一部分、第二部分和第三部分中具有第一厚度、第二厚度和第三厚度的上栅电极,其中,第三厚度大于第一厚度并且小于第二厚度。

    制造半导体器件的方法
    5.
    发明授权

    公开(公告)号:CN105321883B

    公开(公告)日:2019-10-25

    申请号:CN201510313914.8

    申请日:2015-06-09

    IPC分类号: H01L21/8238

    摘要: 本公开提供了制造半导体器件的方法。一种制造半导体器件的方法包括:在衬底上形成具有彼此间隔开的第一沟槽和第二沟槽的金属层间电介质层;沿着第一沟槽的侧部和底部形成第一电介质层;沿着第二沟槽的侧部和底部形成第二电介质层;分别在第一电介质层和第二电介质层上形成第一下导电层和第二下导电层;分别在第一下导电层和第二下导电层上形成第一覆盖层和第二覆盖层;在形成第一和第二覆盖层之后,进行热处理;在进行热处理之后,去除第一和第二覆盖层以及第一和第二下导电层;以及分别在第一和第二电介质层上形成第一和第二金属栅极结构。

    半导体器件和制造该半导体器件的方法

    公开(公告)号:CN118676144A

    公开(公告)日:2024-09-20

    申请号:CN202311384528.9

    申请日:2023-10-24

    摘要: 公开了一种半导体器件和制造该半导体器件的方法。该半导体器件包括:衬底,该衬底包括第一区域和第二区域;第一区域上的有源区域和第二区域上的外围有源区域;有源区域上的沟道图案;外围有源区域上的外围沟道图案;沟道图案上的第一栅电极;以及外围沟道图案上的第二栅电极。第二栅电极的线宽大于第一栅电极的线宽,并且第一栅电极和第二栅电极之间的高度差小于约10nm,并且第二栅电极的顶表面具有双凹形状。

    半导体器件的制造方法
    9.
    发明授权

    公开(公告)号:CN108807280B

    公开(公告)日:2023-10-20

    申请号:CN201810677304.X

    申请日:2014-04-16

    IPC分类号: H01L21/8238 H01L27/092

    摘要: 本发明公开了一种半导体器件,其包括:衬底,其包括第一有源区、第二有源区和第一和第二有源区之间的场区;以及栅极结构,其形成在衬底上,以跨越第一有源区、第二有源区和场区。栅极结构包括彼此直接接触的p型金属栅电极和n型金属栅电极,p型金属栅电极从第一有源区朝着第二有源区延伸不到第一有源区与第二有源区之间的距离的一半。

    半导体器件及其制造方法
    10.
    发明授权

    公开(公告)号:CN110010603B

    公开(公告)日:2023-04-25

    申请号:CN201811532040.5

    申请日:2018-12-14

    IPC分类号: H01L27/088

    摘要: 本发明公开了一种半导体器件及其制造方法,该半导体器件包括:衬底,具有有源区;以及在衬底的有源区上的第一晶体管至第三晶体管,第一晶体管至第三晶体管中的每个包括在衬底上的电介质层、在电介质层上的金属层以及在电介质层和金属层之间的阻挡层。第一晶体管和第二晶体管中的每个还包括在电介质层和阻挡层之间的功函数层。其中第三晶体管的阻挡层与第三晶体管的电介质层接触,以及其中第二晶体管的阈值电压大于第一晶体管的阈值电压并且小于第三晶体管的阈值电压。