半导体装置的制造方法

    公开(公告)号:CN108133881A

    公开(公告)日:2018-06-08

    申请号:CN201711159927.X

    申请日:2017-11-20

    IPC分类号: H01L21/02 H01L21/68

    摘要: 本发明提供一种半导体装置的制造方法,能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中,在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中,在对负载锁定室和成膜室进行了减压的状态下,反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中,从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中,使表面电极与主半导体晶片进行肖特基接触。