-
公开(公告)号:CN104103684A
公开(公告)日:2014-10-15
申请号:CN201410147952.6
申请日:2014-04-14
申请人: NXP股份有限公司
IPC分类号: H01L29/778 , H01L29/47 , H01L21/335 , H01L21/28
CPC分类号: H01L29/205 , H01L21/28575 , H01L21/28581 , H01L29/2003 , H01L29/452 , H01L29/475 , H01L29/66462 , H01L29/7787
摘要: 公开了一种半导体器件,包括:在衬底(10)上的至少一个有源层(14,16);以及至所述至少一个有源层的第一触点(24、26、28),所述第一触点包括与所述至少一个有源层接触的金属以及金属上的氮化钛钨TiW(N)层(30)。还公开了一种制造这种半导体器件的方法。
-
公开(公告)号:CN103531624A
公开(公告)日:2014-01-22
申请号:CN201310276434.X
申请日:2013-07-03
申请人: 英飞凌科技奥地利有限公司
IPC分类号: H01L29/778 , H01L29/423 , H01L21/335
CPC分类号: H01L29/42372 , H01L21/28247 , H01L21/28581 , H01L29/1054 , H01L29/1075 , H01L29/66462 , H01L29/7787 , H01L29/84
摘要: 本发明涉及应力控制的HEMT。一种晶体管器件,包括异质结构主体,该异质结构主体具有源极、与源极间隔开的漏极以及源极和漏极之间的二维电荷载流子气体通道。该晶体管器件进一步包括在该异质结构主体上的压电栅极。该压电栅极可操作成通过响应于被施加至该压电栅极的电压而增加或减少施加至异质结构主体的力,来控制该压电栅极下方的通道。
-
公开(公告)号:CN1890814B
公开(公告)日:2010-05-05
申请号:CN200480036192.6
申请日:2004-12-06
申请人: 国际整流器公司
发明人: 罗伯特·彼迟
IPC分类号: H01L29/739 , H01L31/0328
CPC分类号: H01L29/7786 , H01L21/28581 , H01L21/28587 , H01L23/3171 , H01L29/2003 , H01L29/402 , H01L29/452 , H01L29/66143 , H01L29/66462 , H01L29/861 , H01L29/872 , H01L29/88 , H01L2924/0002 , H01L2924/3011 , H01L2924/00
摘要: III族-氮化物半导体器件的一种实施方案以及其制造方法,可以包括低电阻钝化层,所述钝化层使得能够形成器件接触,而不会在高温处理过程中损坏III族-氮化物材料。该钝化层也可以设置在接触与器件的有源层之间,从而为电流传导提供低电阻路径。该钝化过程可用于多种器件,包括FET、整流器、肖特基二极管等,以提交击穿电压和防止在接触结附近出现电场聚集效应。该钝化层可以通过低温退火激活,从而不会在外扩散方面对III族-氮化物器件产生影响。
-
公开(公告)号:CN1855530A
公开(公告)日:2006-11-01
申请号:CN200610073541.2
申请日:2006-04-10
申请人: 三菱电机株式会社
IPC分类号: H01L29/43
CPC分类号: H01L29/475 , H01L21/28581 , H01L21/28587 , H01L29/42316
摘要: 提高肖特基电极的耐湿性而得到半导体装置。肖特基电极即栅电极(8)包括TaNx层(6)和Au层(7)。TaNx层(6)为了防止Au层(7)和基板(100)之间的原子扩散,起势垒金属的作用。TaNx不含Si,所以比含有Si的WSiN的耐湿性高。因此栅电极(8)与具有WSiN层的以往的栅电极相比耐湿性高。另外,设定氮含有率x小于0.8,与以往的栅电极相比可以避免肖特基特性的大幅度降低。或者氮含有率x在小于0.5的范围之内,与以往的栅电极相比能够提高肖特基特性。
-
公开(公告)号:CN108133881A
公开(公告)日:2018-06-08
申请号:CN201711159927.X
申请日:2017-11-20
申请人: 丰田自动车株式会社
CPC分类号: H01L29/47 , H01L21/0465 , H01L21/0495 , H01L21/28537 , H01L21/28581 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L21/02 , H01L21/68
摘要: 本发明提供一种半导体装置的制造方法,能够更准确地控制肖特基电极的势垒高度。该半导体装置的制造方法具有安设工序、处理工序、取出工序及肖特基接触工序。在安设工序中,在具有负载锁定室和成膜室的电极形成装置的负载锁定室内安设多个辅助半导体晶片和以SiC为主材料的多个主半导体晶片。在处理工序中,在对负载锁定室和成膜室进行了减压的状态下,反复进行将多个主半导体晶片中的一部分从负载锁定室输送到成膜室并在输送到成膜室内的主半导体晶片的表面上形成表面电极的处理。在取出工序中,从电极形成装置取出多个辅助半导体晶片和形成有表面电极的多个主半导体晶片。在肖特基接触工序中,使表面电极与主半导体晶片进行肖特基接触。
-
公开(公告)号:CN103563085B
公开(公告)日:2017-06-09
申请号:CN201180071330.4
申请日:2011-12-22
申请人: 英特尔公司
发明人: R·皮拉里塞泰
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/4175 , H01L21/28581 , H01L21/32051 , H01L29/1029 , H01L29/205 , H01L29/41766 , H01L29/66431 , H01L29/66462 , H01L29/66522 , H01L29/7391 , H01L29/772 , H01L29/7783
摘要: 本公开内容涉及微电子器件的制造,该微电子器件具有形成在其中的至少一个负微分电阻器件。在至少一个实施例中,可以利用量子阱来形成所述负微分电阻器件。本说明书的负微分电阻器件的实施例可以达到高的峰值驱动电流以实现高性能,并且可以达到高的峰谷电流比以实现低功耗和噪声容限,这允许它们用于逻辑和/或存储器集成电路。
-
公开(公告)号:CN103035702B
公开(公告)日:2015-07-01
申请号:CN201210269621.0
申请日:2012-07-30
申请人: 富士通株式会社
IPC分类号: H01L29/778 , H01L29/49 , H01L21/335 , H01L29/872 , H01L21/329
CPC分类号: H01L21/31144 , H01L21/28 , H01L21/28581 , H01L23/291 , H01L23/3171 , H01L29/2003 , H01L29/205 , H01L29/42316 , H01L29/432 , H01L29/475 , H01L29/7786 , H01L29/7787 , H01L29/872 , H01L2924/0002 , H01L2924/00
摘要: 本发明涉及一种化合物半导体器件及其制造方法。一种化合物半导体器件,包括:化合物半导体层叠结构、形成在化合物半导体层叠结构上并且具有通孔的钝化膜和形成在钝化膜上以填塞通孔的栅电极。在栅电极中形成有不同的晶体取向之间的晶界,晶界的起点设置成与钝化膜的平坦表面上的通孔间隔开。
-
公开(公告)号:CN103503152A
公开(公告)日:2014-01-08
申请号:CN201280021047.5
申请日:2012-02-29
申请人: 特兰斯夫公司
发明人: 尤瓦扎·多拉
IPC分类号: H01L29/78 , H01L21/336 , H01L21/28
CPC分类号: H01L29/778 , H01L21/283 , H01L21/28581 , H01L21/76804 , H01L29/1608 , H01L29/2003 , H01L29/205 , H01L29/417 , H01L29/42316 , H01L29/6606 , H01L29/66068 , H01L29/6609 , H01L29/66462 , H01L29/7787 , H01L29/861 , H01L29/872
摘要: 一种III-N半导体器件,其可以包括在III-N材料结构的表面上具有厚度的电极限定层。所述电极限定层具有带有侧壁的凹进部,所述侧壁包括多个阶梯。所述凹进部远离所述III-N材料结构的部分具有第一宽度,并且所述凹进部靠近所述III-N材料结构的部分具有第二宽度,第一宽度大于第二宽度。电极在所述凹进部中,所述电极包括在所述凹进部的侧壁之上的延伸部分。所述电极限定层的部分在所述延伸部分和所述III-N材料结构之间。所述侧壁相对于所述III-N材料结构的表面形成大约40度或更小的有效角。
-
公开(公告)号:CN102576679A
公开(公告)日:2012-07-11
申请号:CN201180003806.0
申请日:2011-07-13
申请人: 日本碍子株式会社
IPC分类号: H01L21/338 , H01L21/28 , H01L29/41 , H01L29/423 , H01L29/49 , H01L29/778 , H01L29/812
CPC分类号: H01L29/7786 , H01L21/28581 , H01L29/2003 , H01L29/475 , H01L29/66462
摘要: 本发明提供一种抑制反向漏电流并充分强化栅极和外延基板的肖特基接合的半导体元件。该半导体元件具备:外延基板,在衬底上以使(0001)结晶面与基板面大致平行的方式层叠形成III族氮化物层组;肖特基电极。其中,外延基板具备:沟道层,其由具有Inx1Aly1Gaz1N(x1+y1+z1=1、z1>0);组成的第一III族氮化物构成,势垒层,其由具有Inx2Aly2N(x2+y2=1、x2>0、y2>0)的组成的第二III族氮化物构成;接触层,其由具有绝缘性的第三III族氮化物构成且与势垒层相邻。肖特基电极接合在接触层上。进而,在形成栅极后在氮气氛围下进行热处理。
-
公开(公告)号:CN101043003A
公开(公告)日:2007-09-26
申请号:CN200710088668.6
申请日:2007-03-14
申请人: 联合莫诺里西克半导体有限公司
IPC分类号: H01L21/28 , H01L21/335 , H01L29/43 , H01L29/47
CPC分类号: H01L29/7787 , H01L21/28581 , H01L21/28587 , H01L29/42316 , H01L29/475
摘要: 一种半导体组件的制作方法,及一种半导体组件,具有一金属栅极电极沉积在一半导体层上,且该栅极电极具有一栅极足部及一栅极头部。该组件是通过沉积铝的第一层于该半导体层之上,沉积第二金属的第二层于该第一层之上,沉积不同于该第二金属的附加金属的至少一附加层(G3)于该第二层之上,并且实施以升高温度即高温的温度处理后制作成。
-
-
-
-
-
-
-
-
-