碳化硅半导体装置
    10.
    发明公开

    公开(公告)号:CN110226235A

    公开(公告)日:2019-09-10

    申请号:CN201880008427.2

    申请日:2018-01-17

    摘要: 具备元件分离层(14)以将主单元区域(Rm)与感测单元区域(Rs)之间电分离,在元件分离层(14)的底部具备电场缓和层(15)以缓和电场集中。此外,将电场缓和层(15)以直线状构成,将相邻的电场缓和层(15)以与相邻的p型深层(5)的间隔(Wd)相同的间隔形成,抑制电场的进入。进而,在从主单元区域(Rm)侧突出的电场缓和层(15)与从感测单元区域(Rs)侧突出的电场缓和层(15)之间,也使两者的间隔(Wp)为相邻的p型深层(5)的间隔(Wd)以下,抑制电场的进入。