公开(公告)号：CN109243981B

公开(公告)日：2021-05-11

申请号：CN201710845069.8

申请日：2017-09-19

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L21/48 ,  H01L21/683 ,  H01L23/498

摘要： 本发明提供一种封装结构及其制造方法。所述制造方法包括以下步骤：提供载体，在载体上设置半导体晶粒以及至少一牺牲结构；通过多条导线使半导体晶粒与牺牲结构上的接合垫电性连接；于载体上形成封装体以密封半导体晶粒、牺牲结构以及导线；剥离载体，并通过薄化工程来移除牺牲结构的至少一部分；于半导体晶粒与封装体上形成重布线层，所述重布线层通过导线电性连接至半导体晶粒。

公开(公告)号：CN111816644B

公开(公告)日：2023-08-29

申请号：CN201910664026.9

申请日：2019-07-23

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L23/66 ,  H01L23/31 ,  H01L21/56 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/50

摘要： 本发明提供一种天线整合式封装结构及其制造方法，天线整合式封装结构包括芯片、线路层、密封体、耦合端、绝缘层、导电连接件、介电基板以及天线。线路层电性连接于芯片。密封体位于线路层上且包覆芯片。天线位于密封体上。绝缘层覆盖天线。绝缘层未暴露于外部。导电连接件贯穿密封体。天线通过导电连接件电性连接至线路层。介电基板位于密封体上且覆盖天线。耦合端配置于介电基板上。

公开(公告)号：CN108321128A

公开(公告)日：2018-07-24

申请号：CN201810051690.1

申请日：2018-01-16

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L23/31 ,  H01L23/48 ,  H01L21/56 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/486 ,  H01L21/561 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3128 ,  H01L23/3135 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/19 ,  H01L24/25 ,  H01L24/32 ,  H01L24/33 ,  H01L24/48 ,  H01L24/73 ,  H01L24/83 ,  H01L24/85 ,  H01L24/92 ,  H01L24/96 ,  H01L25/50 ,  H01L2221/68331 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2224/13147 ,  H01L2224/16225 ,  H01L2224/24145 ,  H01L2224/25171 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/33181 ,  H01L2224/48091 ,  H01L2224/48106 ,  H01L2224/48227 ,  H01L2224/73209 ,  H01L2224/73215 ,  H01L2224/73217 ,  H01L2224/73259 ,  H01L2224/73265 ,  H01L2225/0651 ,  H01L2225/06548 ,  H01L2225/06562 ,  H01L2225/06586 ,  H01L2924/00

摘要： 一种封装结构及其制造方法，所述封装结构包括第一重布线路层、第二重布线路层、晶粒、多个导电柱以及晶粒堆叠结构。第一重布线路层具有第一表面以及相对于第一表面的第二表面。第二重布线路层位于第一表面上。晶粒位于第一重布线路层与第二重布线路层之间，并且具有主动面以及相对于主动面的后表面。主动面黏着于第一表面，且晶粒电连接至第一重布线路层。导电柱位于并电连接至第一重布线路层与第二重布线路层之间。晶粒堆叠结构接合在第二重布线路层上。

公开(公告)号：CN111816644A

公开(公告)日：2020-10-23

申请号：CN201910664026.9

申请日：2019-07-23

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L23/66 ,  H01L23/31 ,  H01L21/56 ,  H01Q1/22 ,  H01Q1/38 ,  H01Q1/50

摘要： 本发明提供一种天线整合式封装结构及其制造方法，天线整合式封装结构包括芯片、线路层、密封体、耦合端、绝缘层、导电连接件、介电基板以及天线。线路层电性连接于芯片。密封体位于线路层上且包覆芯片。天线位于密封体上。绝缘层覆盖天线。绝缘层未暴露于外部。导电连接件贯穿密封体。天线通过导电连接件电性连接至线路层。介电基板位于密封体上且覆盖天线。耦合端配置于介电基板上。

公开(公告)号：CN109243981A

公开(公告)日：2019-01-18

申请号：CN201710845069.8

申请日：2017-09-19

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L21/48 ,  H01L21/683 ,  H01L23/498

摘要： 本发明提供一种封装结构及其制造方法。所述制造方法包括以下步骤：提供载体，在载体上设置半导体晶粒以及至少一牺牲结构；通过多条导线使半导体晶粒与牺牲结构上的接合垫电性连接；于载体上形成封装体以密封半导体晶粒、牺牲结构以及导线；剥离载体，并通过薄化工程来移除牺牲结构的至少一部分；于半导体晶粒与封装体上形成重布线层，所述重布线层通过导线电性连接至半导体晶粒。

公开(公告)号：CN109037089B

公开(公告)日：2020-09-15

申请号：CN201710680991.6

申请日：2017-08-10

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L21/66

摘要： 本发明公开一种重布线层的测试方法，导电层成形于第一载体的第一表面上，重布线层成形于导电层上，然后于重布线层上执行断路测试，由于导电层与重布线层构成一封闭的回路，故若重布线层成形正确，则断路测试时将会有负载呈现，于断路测试执行完毕后，将第一载体与导电层移除，并于重布线层上执行一短路测试，由于重布线层本身为一开启的回路，故若重布线层成形正确，则短路测试时将不会有负载呈现，因此可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。

公开(公告)号：CN109037089A

公开(公告)日：2018-12-18

申请号：CN201710680991.6

申请日：2017-08-10

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L21/66

摘要： 本发明公开一种重布线层的测试方法，导电层成形于第一载体的第一表面上，重布线层成形于导电层上，然后于重布线层上执行断路测试，由于导电层与重布线层构成一封闭的回路，故若重布线层成形正确，则断路测试时将会有负载呈现，于断路测试执行完毕后，将第一载体与导电层移除，并于重布线层上执行一短路测试，由于重布线层本身为一开启的回路，故若重布线层成形正确，则短路测试时将不会有负载呈现，因此可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。

公开(公告)号：CN109037088A

公开(公告)日：2018-12-18

申请号：CN201710680424.0

申请日：2017-08-10

申请人： 力成科技股份有限公司

发明人： 林汉文 ,  徐宏欣 ,  张简上煜 ,  林南君

IPC分类号： H01L21/66

CPC分类号： H01L25/0652 ,  G03F7/0041 ,  H01L21/0273 ,  H01L21/4857 ,  H01L22/14 ,  H01L22/20 ,  H01L23/485 ,  H01L23/49822

摘要： 本发明公开一种重布线层的测试方法，一导电层成形于载体的第一表面，重布线层成形于位在第一表面的该导电层以及载体的第二表面，接着于重布线层上执行断路测试及短路测试，由于导电层与位于导电层上的重布线层构成一封闭的回路，若重布线层成形良好则会有负载呈现，此外，由于重布线层与载体的第二区域构成一开启的回路，若重布线层成形良好则不会有负载呈现，因此，可在芯片结合于重布线层之前确定重布线层是否具有缺陷，则将不会因为重布线层的缺陷而浪费良好的芯片。