公开(公告)号：CN116875932B

公开(公告)日：2023-12-05

申请号：CN202311148466.1

申请日：2023-09-07

申请人： 北京智芯微电子科技有限公司 ,  国网山西省电力公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 张同 ,  刘芳 ,  吴波 ,  邓永峰 ,  李君建 ,  董子斌 ,  孟庆萌 ,  常泽洲

IPC分类号： C23C4/134 ,  C23C4/04

摘要： 本发明涉及表面涂层技术领域，公开了一种用于等离子喷涂的粉料、表面涂层的制备方法和表面涂层及应用。基于所述用于等离子喷涂的粉料的总重，所述粉料包括：硅粉40‑60wt%、碳化硅粉10‑20wt%、碳粉20‑40wt%和聚乙烯醇0.2‑1.5wt%。采用本发明提供的粉料作为喷涂料对石墨或金属基板的表面进行等离子喷涂，可得到一种含有氮掺杂的碳化硅与碳材料的复合表面涂层。该表面涂层具有良好的导电性能和导热性能，同时在衬底表面的附着力好，抗冲击强度和耐高温性能满足使用要求，能够显著提高离子注入机石墨或金属内衬的有效防护寿命。

公开(公告)号：CN116875932A

公开(公告)日：2023-10-13

申请号：CN202311148466.1

申请日：2023-09-07

申请人： 北京智芯微电子科技有限公司 ,  国网山西省电力公司 ,  国网山西省电力公司电力科学研究院 ,  国家电网有限公司

发明人： 张同 ,  刘芳 ,  吴波 ,  邓永峰 ,  李君建 ,  董子斌 ,  孟庆萌 ,  常泽洲

IPC分类号： C23C4/134 ,  C23C4/04

摘要： 本发明涉及表面涂层技术领域，公开了一种用于等离子喷涂的粉料、表面涂层的制备方法和表面涂层及应用。基于所述用于等离子喷涂的粉料的总重，所述粉料包括：硅粉40‑60wt%、碳化硅粉10‑20wt%、碳粉20‑40wt%和聚乙烯醇0.2‑1.5wt%。采用本发明提供的粉料作为喷涂料对石墨或金属基板的表面进行等离子喷涂，可得到一种含有氮掺杂的碳化硅与碳材料的复合表面涂层。该表面涂层具有良好的导电性能和导热性能，同时在衬底表面的附着力好，抗冲击强度和耐高温性能满足使用要求，能够显著提高离子注入机石墨或金属内衬的有效防护寿命。

公开(公告)号：CN118016652B

公开(公告)日：2024-08-23

申请号：CN202410413710.0

申请日：2024-04-08

申请人： 北京智芯微电子科技有限公司 ,  国网辽宁省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 吴祖谋 ,  吴波 ,  刘芳 ,  陈燕宁 ,  邓永峰 ,  李君建 ,  章明瑞 ,  董子斌 ,  王凯 ,  连亚军 ,  贾晨 ,  范维 ,  杨璐羽 ,  段方维

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。

公开(公告)号：CN118016652A

公开(公告)日：2024-05-10

申请号：CN202410413710.0

申请日：2024-04-08

申请人： 北京智芯微电子科技有限公司 ,  国网辽宁省电力有限公司电力科学研究院 ,  国家电网有限公司

发明人： 吴祖谋 ,  吴波 ,  刘芳 ,  陈燕宁 ,  邓永峰 ,  李君建 ,  章明瑞 ,  董子斌 ,  王凯 ,  连亚军 ,  贾晨 ,  范维 ,  杨璐羽 ,  段方维

IPC分类号： H01L23/64 ,  H10N97/00

摘要： 本发明涉及半导体领域，提供一种MIM电容的制造方法及MIM电容。所述方法包括：在第一温度环境下在硅基底上沉积下极板，在第二温度环境下进行真空退火处理；在下极板的表面形成电介质层；在电介质层的表面沉积上极板，在第三温度的氮气氛围中进行退火处理；在上极板的表面沉积第一抗反射层，并进行刻蚀，定义出上极板的图形；在刻蚀后的第一抗反射层、上极板及电介质层的表面沉积一层高介电常数的耐压材料形成耐压层，以填充刻蚀过程中因负载效应导致电介质层产生的凹陷；在耐压层的表面沉积第二抗反射层，并进行刻蚀，定义出下极板的图形。本发明提高了MIM电容的TDDB寿命。

公开(公告)号：CN117405954B

公开(公告)日：2024-04-16

申请号：CN202311719870.X

申请日：2023-12-14

申请人： 北京智芯微电子科技有限公司

发明人： 董子斌 ,  吴波 ,  刘芳 ,  李君建 ,  邓永峰 ,  吴祖谋 ,  章明瑞 ,  余山 ,  刘倩倩

IPC分类号： G01R3/00 ,  G01R31/28 ,  H01L21/66

摘要： 本公开涉及芯片测试技术领域，具体涉及一种探针卡氧化层去除方法、清洁及测试系统，所述探针卡氧化层去除方法包括：检查探针卡的针尖状态；当所述针尖状态达到预设损坏程度时，执行磨针操作，包括：控制设置有磨针焊盘的晶圆与所述探针卡发生相对运动，使所述磨针焊盘与所述针尖产生摩擦，以去除所述针尖上的氧化层；检查所述探针卡的针尖状态，如果所述针尖状态未达到正常状态，则继续所述磨针操作，否则结束所述磨针操作。本公开的实施方式通过将磨针焊板设置在晶圆上，晶圆与探针卡的相对运动使得探针卡与磨针焊盘之间产生接触摩擦，达到探针卡针尖的杂质与氧化物随着摩擦去除的技术效果，解决了探针卡针尖杂质影响晶圆测试的技术问题。

公开(公告)号：CN117293192B

公开(公告)日：2024-02-13

申请号：CN202311589002.4

申请日：2023-11-27

申请人： 北京智芯微电子科技有限公司

发明人： 郁文 ,  赵东艳 ,  陈燕宁 ,  刘芳 ,  吴波 ,  邓永峰 ,  陆姗姗 ,  曹永万 ,  张东 ,  李君建 ,  王凯 ,  张同 ,  宋斌斌 ,  董子斌 ,  刘春颖 ,  余山

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/336

摘要： 本申请公开了一种多沟道半导体器件、工艺、芯片及电子设备，属于半导体技术领域。多沟道半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿横向依次排布的源区、体区、漂移区和漏区，漂移区内设有至少一个沿横向延伸的隔离区，以在漂移区内限定出至少两条导电沟道；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区设置隔离区形成多条导电沟道，载流子分为多个路径，单条路径下的载流子数目减少，在漏端电场作用下，漏端碰撞电离出的电子空穴对数目减少，热载流子注入效应得到抑制，器件可靠性提升；同时多个导电通道有助于获得更低的导通电阻，隔离区也可以提高器件的耐压能力。

公开(公告)号：CN117556777B

公开(公告)日：2024-05-28

申请号：CN202410048392.2

申请日：2024-01-12

申请人： 北京智芯微电子科技有限公司

发明人： 邓永峰 ,  梁英宗 ,  吴波 ,  刘芳 ,  解尧明 ,  王凯 ,  张同 ,  李君建 ,  连亚军 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： G06F30/392 ,  G06T17/00 ,  G06F30/3308

摘要： 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。

公开(公告)号：CN117316931A

公开(公告)日：2023-12-29

申请号：CN202311610520.X

申请日：2023-11-29

申请人： 北京智芯微电子科技有限公司

发明人： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  吴波 ,  刘芳 ,  王凯 ,  李君建 ,  郁文 ,  张同 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： H01L23/60 ,  H10N97/00

摘要： 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。

公开(公告)号：CN115911100B

公开(公告)日：2023-05-16

申请号：CN202310192045.2

申请日：2023-03-02

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  鹿祥宾 ,  朱松超 ,  李君建 ,  安铁雷 ,  连亚军 ,  董子斌

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336

摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：初始衬底；阱区，形成于初始衬底；体区和漂移区，形成于阱区；源极，形成于体区靠近漂移区一侧；载流子吸附层，形成于体区，载流子吸附层为横向延伸的非平坦构型，载流子吸附层的一端延伸至体区远离漂移区一侧，另一端延伸至源极并紧贴源极底部，载流子吸附层为第一导电类型离子重掺杂；二氧化硅隔离层，形成于阱区，并位于体区底部；漏极，形成于漂移区；栅极，形成于体区上；场板，形成于漂移区上。通过本发明提供的晶体管，能够减少载流子在体区内聚集，提高横向双扩散场效应晶体管的击穿电压。

公开(公告)号：CN117556777A

公开(公告)日：2024-02-13

申请号：CN202410048392.2

申请日：2024-01-12

申请人： 北京智芯微电子科技有限公司

发明人： 邓永峰 ,  梁英宗 ,  吴波 ,  刘芳 ,  解尧明 ,  王凯 ,  张同 ,  李君建 ,  连亚军 ,  吴祖谋 ,  章明瑞 ,  董子斌

IPC分类号： G06F30/392 ,  G06T17/00 ,  G06F30/3308

摘要： 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。