-
公开(公告)号：CN116875932B
公开(公告)日：2023-12-05
申请号：CN202311148466.1
申请日：2023-09-07
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及表面涂层技术领域，公开了一种用于等离子喷涂的粉料、表面涂层的制备方法和表面涂层及应用。基于所述用于等离子喷涂的粉料的总重，所述粉料包括：硅粉40‑60wt%、碳化硅粉10‑20wt%、碳粉20‑40wt%和聚乙烯醇0.2‑1.5wt%。采用本发明提供的粉料作为喷涂料对石墨或金属基板的表面进行等离子喷涂，可得到一种含有氮掺杂的碳化硅与碳材料的复合表面涂层。该表面涂层具有良好的导电性能和导热性能，同时在衬底表面的附着力好，抗冲击强度和耐高温性能满足使用要求，能够显著提高离子注入机石墨或金属内衬的有效防护寿命。
-
公开(公告)号：CN116825824B
公开(公告)日：2023-12-15
申请号：CN202311096893.X
申请日：2023-08-29
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC: H01L29/267 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种碳化硅与硅异质结的LDMOS器件及制造方法。所述LDMOS器件包括：硅衬底、第一导电类型阱区、第二导电类型体区、第一导电类型漂移区、源区、漏区以及栅极结构，还包括：第二导电类型埋层；第二导电类型埋层和第二导电类型体区的材料均为硅，第一导电类型漂移区和漏区的材料均为碳化硅；第一导电类型漂移区与第二导电类型埋层纵向相接，以在导电状态时在纵向相接的界面区域形成碳化硅与硅的异质结；第一导电类型漂移区与第二导电类型体区横向相接，以在导电状态时在横向相接的界面区域形成碳化硅与硅的异质结。本发明利用纵向和横向的双异质结，提高器件的击穿电压，提升载流子迁移率，降低导通电阻。
-
公开(公告)号：CN116875932A
公开(公告)日：2023-10-13
申请号：CN202311148466.1
申请日：2023-09-07
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明涉及表面涂层技术领域，公开了一种用于等离子喷涂的粉料、表面涂层的制备方法和表面涂层及应用。基于所述用于等离子喷涂的粉料的总重，所述粉料包括：硅粉40‑60wt%、碳化硅粉10‑20wt%、碳粉20‑40wt%和聚乙烯醇0.2‑1.5wt%。采用本发明提供的粉料作为喷涂料对石墨或金属基板的表面进行等离子喷涂，可得到一种含有氮掺杂的碳化硅与碳材料的复合表面涂层。该表面涂层具有良好的导电性能和导热性能，同时在衬底表面的附着力好，抗冲击强度和耐高温性能满足使用要求，能够显著提高离子注入机石墨或金属内衬的有效防护寿命。
-
公开(公告)号：CN117647668A
公开(公告)日：2024-03-05
申请号：CN202311390319.5
申请日：2023-10-25
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
Abstract: 本发明提供一种探针卡及晶圆测试系统，涉及晶圆测试领域，探针卡包括：信号转发模块和依次连接的激励装置、压电晶片与探针模块；信号转发模块用于转发检测信号和反馈信号；探针模块用于通过焊垫将检测信号发送给晶圆，并通过焊垫接收晶圆发送的反馈信号；激励装置用于输出交变电压；压电晶片用于基于激励装置输出交变电压，发生周期性形变，从而产生机械振动，以带动探针模块在焊垫上表面来回振动，使得探针模块划破焊垫上表面的氧化层与焊垫形成欧姆接触。通过本发明提供的探针卡，能够在减小针尖对焊垫施加的应力的同时，保证探针和焊垫形成良好欧姆接触，以减少探针积屑或烧针，提高晶圆测试精确度和探针寿命。
-
公开(公告)号：CN116825824A
公开(公告)日：2023-09-29
申请号：CN202311096893.X
申请日：2023-08-29
Applicant: 北京智芯微电子科技有限公司 , 国网山西省电力公司 , 国网山西省电力公司电力科学研究院 , 国家电网有限公司
IPC: H01L29/267 , H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明涉及半导体领域，提供一种碳化硅与硅异质结的LDMOS器件及制造方法。所述LDMOS器件包括：硅衬底、第一导电类型阱区、第二导电类型体区、第一导电类型漂移区、源区、漏区以及栅极结构，还包括：第二导电类型埋层；第二导电类型埋层和第二导电类型体区的材料均为硅，第一导电类型漂移区和漏区的材料均为碳化硅；第一导电类型漂移区与第二导电类型埋层纵向相接，以在导电状态时在纵向相接的界面区域形成碳化硅与硅的异质结；第一导电类型漂移区与第二导电类型体区横向相接，以在导电状态时在横向相接的界面区域形成碳化硅与硅的异质结。本发明利用纵向和横向的双异质结，提高器件的击穿电压，提升载流子迁移率，降低导通电阻。
-
Patent Agency Ranking
公开(公告)号：CN118610266B
公开(公告)日：2024-11-29
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
公开(公告)号：CN118610266A
公开(公告)日：2024-09-06
申请号：CN202411082427.0
申请日：2024-08-08
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/40 , H01L21/336
Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：衬底、第一阱区、体区、漂移区、源极、漏极和栅极，场板凹槽，形成于漂移区；夹层结构，形成于场板凹槽内，夹层结构由下至上依次包括：第一氧化层、氮化硅层和第二氧化层；第一氧化层为中间薄两边厚的构型，包括：垫底氧化层和两个氧化侧墙，氧化侧墙突出于衬底；多晶硅层，形成于夹层结构上表面；多晶硅层和夹层结构共同构成场板结构，在多晶硅层施加电压之后，夹层结构能存储电荷，控制载流子在漂移区内的流通路径。本发明能够存储电荷，改善表面的自热效应，提高击穿电压，提高器件的可靠性，增强场板的作用，提高击穿电压，节省工艺流程。
-
公开(公告)号：CN117556777B
公开(公告)日：2024-05-28
申请号：CN202410048392.2
申请日：2024-01-12
Applicant: 北京智芯微电子科技有限公司
IPC: G06F30/392 , G06T17/00 , G06F30/3308
Abstract: 本申请公开了一种芯片的三维建模方法、装置、电子设备及存储介质，属于半导体技术领域。该方法包括：获取芯片的平面版图，并获取芯片流片的层级信息和光罩信息；基于层级信息和光罩信息，确定平面版图中芯片各层对应的层级几何参数；基于层级信息和光罩信息，进行逻辑运算，得到芯片的轻掺杂漏结构的层级几何参数；基于平面版图、芯片各层对应的层级几何参数以及轻掺杂漏结构的层级几何参数，进行三维建模，得到芯片的三维结构模型，三维结构模型包括轻掺杂漏结构对应的模块。该方法可以构建出包括LDD区域的三维结构模型，完整、准确地展示芯片的几何结构，保证模型中器件电学性能及可靠性的准确性，有助于提升芯片仿真精度。
-
公开(公告)号：CN117317024B
公开(公告)日：2024-03-29
申请号：CN202311589183.0
申请日：2023-11-27
Applicant: 北京智芯微电子科技有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本申请公开了一种高开关特性半导体器件、工艺、芯片及电子设备，属于半导体技术领域。高开关特性半导体器件包括：衬底；导电层，形成于衬底上，导电层包括沿第一方向排布的源区、体区、漂移区和漏区，漂移区内形成有沿第二方向延伸的隧穿区，第二方向与第一方向交叉；栅介质层，形成于导电层上，且位于体区和至少部分漂移区上方；栅电极层，形成于栅介质层上。通过在漂移区内设置隧穿区，在器件处于关态时，隧穿区由于势垒较高，载流子无法隧穿，能够有效降低漏电流，节约功耗，隧穿区的隔离作用能够提升耐压特性及抗电磁特性；在器件处于开态时，载流子一部分隧穿导电，一部分绕过隧穿区导电，获得较高的开态电流，具有良好的开关电流比。
-
公开(公告)号：CN117316931A
公开(公告)日：2023-12-29
申请号：CN202311610520.X
申请日：2023-11-29
Applicant: 北京智芯微电子科技有限公司
Abstract: 本发明涉及芯片技术领域，公开了一种隔离电容以及隔离电容的制备方法。所述隔离电容包括：设于基底上的下极板；设于所述下极板上的第一绝缘介质；设于所述第一绝缘介质内的金属层，其中所述金属层的边缘为平滑曲面结构，以及所述平滑曲面结构与所述金属层的配合面为切面；以及设于所述第一绝缘介质上的上极板，其中所述上极板与所述金属层经由金属通道相连。本发明至少部分解决隔离电容的上极板的金属末端尖角及侧边放电问题，同时将上极板的高电压、强电场引入到二氧化硅体内，避免不同介质层界面处（易击穿点）发生击穿导致器件失效的问题。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.097 seconds)
