波导
    1.
    发明授权
    波导 有权

    公开(公告)号:CN107884875B

    公开(公告)日:2019-10-11

    申请号:CN201611202535.2

    申请日:2016-12-23

    发明人: 林柏均

    IPC分类号: G02B6/122 G02B6/10

    摘要: 本发明公开了一种波导,包含基板、多层包覆层、第一介电层、第二介电层及第三介电层。包覆层位于基板上,并在基板上定义出至少一个隧道,且包覆层的其中至少一个的材料包含金属。第一介电层设置于隧道中,并具有第一折射率。第二介电层设置于隧道中,并具有第二折射率。第三介电层设置于隧道中,并具有第三折射率。第二折射率大于第一折射率,且第二折射率大于第三折射率。第二介电层位于第一介电层与第三介电层之间,借以增加行进于波导内的光束的行进方向的水平分量,其中此水平方量为平行于隧道的轴向方向,从而提升波导的传输效率。

    一种具有倾斜贯穿硅通道的晶片封装及其制备方法

    公开(公告)号:CN107180816B

    公开(公告)日:2019-05-07

    申请号:CN201610351606.9

    申请日:2016-05-24

    发明人: 林柏均

    IPC分类号: H01L23/538 H01L21/768

    摘要: 本公开的晶片封装包含至少一集成电路晶粒。该至少一集成电路晶粒包含:一基板部,具有位于一前侧与一背侧之间的一内面;位于该前侧上的一电互连部;位于该电互连部的上表面上的至少一第一连接终端;位于该基板部的该背侧上的至少一第二连接终端;电连接该至少一第一连接终端与该至少一第二连接终端的至少一连接线;位于该基板部的该内面与该电互连部的上表面之间的一晶片选择终端;以及一晶片选择线。该晶片选择线连接至该晶片选择终端及该至少一第一连接终端与该至少一第二连接终端其中之一。该晶片选择线与该至少一连接线至少其中之一包含一倾斜部,该倾斜部相对于该基板部的该背侧倾斜。

    梳状凸块结构及其制造方法

    公开(公告)号:CN108878390A

    公开(公告)日:2018-11-23

    申请号:CN201711009578.3

    申请日:2017-10-25

    发明人: 林柏均 朱金龙

    IPC分类号: H01L23/488 H01L21/60

    摘要: 本发明公开了一种梳状凸块结构及其制造方法,梳状凸块结构包含:半导体基板;焊垫设置于半导体基板之上;导电层设置于焊垫于之上;焊锡凸块设置于导电层之上;以及至少两个金属侧壁,分别沿焊锡凸块的相对两侧设置,从而提升结合强度。

    封装结构及其制造方法
    4.
    发明公开

    公开(公告)号:CN108807322A

    公开(公告)日:2018-11-13

    申请号:CN201711014931.7

    申请日:2017-10-25

    发明人: 林柏均 朱金龙

    IPC分类号: H01L23/488 H01L21/56

    摘要: 本发明公开了一种封装结构及其制造方法,封装结构包含:半导体基板;焊垫设置于半导体基板之上;导电层设置于焊垫之上;保护涂层;以及金属凸块设置于导电层之上,且保护涂层覆盖金属凸块,借以避免金属凸块的氧化。本发明能够满足减少回流工艺要求,并降低成本。

    晶粒装置、半导体装置及其制造方法

    公开(公告)号:CN108447838A

    公开(公告)日:2018-08-24

    申请号:CN201710805971.7

    申请日:2017-09-08

    发明人: 林柏均 朱金龙

    摘要: 本公开涉及一种晶粒装置、半导体装置及其制造方法。该晶粒装置包含一晶粒以及一凸块。该晶粒具有一主动层以及一互连元件,其中该互连元件经配置以电性连接该主动层且接触该晶粒中的一基板。该凸块独立于该晶粒之外且经配置以电性连接该主动层。本公开提供的晶粒装置可以简化半导体制程。

    半导体封装及其制造方法

    公开(公告)号:CN108269768A

    公开(公告)日:2018-07-10

    申请号:CN201710442644.X

    申请日:2017-06-13

    发明人: 林柏均

    摘要: 本公开提供一种半导体封装及其制造方法。半导体封装包括一第一元件以及位于该第一元件上的一凸块结构。在一些实施例中,该第一元件具有一第一上表面与一第一侧,其中该第一上表面与该第一侧形成该第一元件的一第一角部。在一些实施例中,该凸块结构位于该第一上表面上,并且横向延伸跨过该第一元件的该第一侧。该凸块结构通过横向延伸可接触一横向相邻元件的一对应导体,以于该半导体元件与该横向相邻元件之间实现一横向信号路径,而未使用对应于重布线层的一重布线结构。本公开提供的半导体封装可降低半导体制造成本。

    半导体芯片与其多芯片封装及其制造方法

    公开(公告)号:CN107527893A

    公开(公告)日:2017-12-29

    申请号:CN201610863517.2

    申请日:2016-09-29

    发明人: 林柏均

    摘要: 本发明提供一种具有非贯穿插塞的半导体芯片与其多芯片封装以及其制造方法,其中非贯穿插塞可作为芯片堆叠对准的埋藏式对位标记。在本发明的实施例中,半导体芯片包含具有第一侧与第二侧的一半导体基板、自该第一侧贯穿延伸该半导体基板至该第二侧的一导电贯穿插塞、以及自该第一侧延伸至该半导体基板的内面而未贯穿延伸该第二侧的一非贯穿插塞。