公开(公告)号：CN108701645A

公开(公告)日：2018-10-23

申请号：CN201680082948.3

申请日：2016-03-30

Applicant: 英特尔公司

Inventor： M·昌德霍克 ,  R·E·申克尔 ,  俞辉在 ,  K·L·林 ,  J·S·沙瓦拉 ,  S·A·博亚尔斯基 ,  S·苏里 ,  C·T·卡弗 ,  S·纳斯卡尔

IPC: H01L21/768 ,  H01L21/027

CPC classification number: H01L21/76802 ,  H01L21/0337 ,  H01L21/31138 ,  H01L21/31144 ,  H01L21/7682 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76865 ,  H01L21/76883 ,  H01L21/76885 ,  H01L21/76889 ,  H01L21/76897 ,  H01L23/5226 ,  H01L23/53209 ,  H01L23/53271

Abstract: 在衬底上的第一绝缘层上的互连层中形成多个互连特征。通过互连特征中的至少一个形成第一绝缘层中的开口。在开口中沉积间隙填充层。

公开(公告)号：CN108695317A

公开(公告)日：2018-10-23

申请号：CN201810298798.0

申请日：2018-04-04

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  多留谷政良 ,  曾根田真也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/739 ,  H01L29/861 ,  H01L21/8249 ,  H01L21/331 ,  H01L21/28

CPC classification number: H01L27/0664 ,  H01L21/76805 ,  H01L21/76843 ,  H01L21/76889 ,  H01L21/76895 ,  H01L23/53266 ,  H01L23/535 ,  H01L27/0727 ,  H01L29/36 ,  H01L29/456 ,  H01L29/66136 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/8613 ,  H02M7/5387 ,  H02P27/06 ,  Y02E10/56 ,  H01L27/0629 ,  H01L21/8249 ,  H01L29/0684 ,  H01L29/401 ,  H01L29/41741 ,  H01L29/6609 ,  H01L29/7398

Abstract: 目的是针对在一个半导体衬底之上同时设置有开关元件区域和二极管区域的半导体装置，实现良好的二极管特性和低成本性。RC‑IGBT(104)具备横跨于晶体管区域(104A)和二极管区域(104B)之上，形成于半导体基体(35)的一个主面之上的第1电极(31)。半导体基体在晶体管区域(104A)，在一个主面(35A)侧具备MOS栅极构造(33)。RC‑IGBT(104)具备：层间绝缘膜(11)，其将MOS栅极构造(33)的栅极电极(7)覆盖，具备将半导体层露出的接触孔(13)；以及阻挡金属(12)，其形成于接触孔(13)内部。第1电极(31)进入至接触孔(13)，经由阻挡金属(12)与MOS栅极构造(33)的半导体层接触，与半导体基体(35)的二极管区域(104B)处的半导体层直接接触。

公开(公告)号：CN108538810A

公开(公告)日：2018-09-14

申请号：CN201710888495.X

申请日：2017-09-27

Applicant: 三星电子株式会社

Inventor： 朴相真 ,  权奇相 ,  白在职 ,  高镛璿 ,  李光旭

IPC: H01L23/528 ,  H01L27/088

CPC classification number: H01L23/53204 ,  H01L21/28518 ,  H01L21/76847 ,  H01L21/76849 ,  H01L21/76855 ,  H01L21/76879 ,  H01L21/76889 ,  H01L23/5226 ,  H01L29/785

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：绝缘膜，位于基底上；下布线层，贯穿绝缘膜的至少一部分，下布线层包括第一金属；下导电阻挡膜，围绕下布线层的底表面和侧壁，下导电阻挡膜包括与第一金属不同的第二金属；第一金属硅化物盖层，覆盖下布线层的顶表面，第一金属硅化物盖层包括第一金属；第二金属硅化物盖层，接触第一金属硅化物盖层并且设置在下导电阻挡膜上，第二金属硅化物盖层包括第二金属。

公开(公告)号：CN107689355A

公开(公告)日：2018-02-13

申请号：CN201710402652.1

申请日：2017-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张哲诚 ,  林志翰 ,  曾鸿辉

IPC: H01L23/482 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L23/535 ,  H01L21/76224 ,  H01L21/764 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/76829 ,  H01L21/7684 ,  H01L21/76889 ,  H01L21/76895 ,  H01L21/76897 ,  H01L23/5283 ,  H01L23/53257 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/161 ,  H01L29/165 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/41791 ,  H01L29/456 ,  H01L29/4991 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7851 ,  H01L23/482 ,  H01L21/50 ,  H01L24/64

Abstract: 一种用于制造半导体器件(例如，鳍式场效应晶体管)的代表性方法包括以下步骤：在衬底上方沉积第一绝缘材料，并且在第一绝缘材料中形成第一导电接触件。第一导电接触件具有突出的最上表面，具有沿着第一导电接触件的中心部分的第一高度和沿着第一导电接触件的侧壁的垂直矢量投影的第二高度。第一高度大于第二高度。在第一绝缘材料上方设置第二绝缘材料，并且在第二绝缘材料中形成第二导电接触件。在第一导电接触件上方设置第二导电接触件并且至少部分地位于第一导电接触件内。第二导电接触件的最下表面和第一导电接触件的突出的最上表面之间的距离小于约1.0nm。本发明实施例涉及半导体器件和方法。

公开(公告)号：CN101621030A

公开(公告)日：2010-01-06

申请号：CN200810040290.7

申请日：2008-07-02

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 邱慈云

IPC: H01L21/8234 ,  H01L21/768 ,  H01L27/04 ,  H01L23/522

CPC classification number: H01L29/78 ,  H01L21/28525 ,  H01L21/76889 ,  H01L21/76895 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种用于制造半导体集成电路的方法及其所得到的结构。所述方法包括为半导体衬底提供上覆介电层和形成多晶硅栅极层和上覆盖层。所述栅极层覆盖在所述介电层之上。所述方法还包括使所述多晶硅栅极层图案化，以形成栅极结构和局部互联结构。所述栅极结构和局部互联结构包括在它们之间限定的接触区域。所述栅极结构还包括所述上覆盖层。所述方法包括在所述栅极结构和局部互联结构上形成侧壁隔离物以及去除所述局部互联结构上的侧壁隔离物。所述方法还包括在所述接触区域上形成接触多晶硅并将掺杂剂杂质注入所述接触多晶硅中。所述方法将所述掺杂剂杂质从所述接触多晶硅扩散到所述衬底的接触区域中以形成扩散结区。所述方法选择性地去除覆盖在所述栅极结构上的盖层。所述方法然后形成覆盖在所述栅极结构以及所述接触多晶硅表面上的硅化物层，由此所述侧壁隔离物将所述栅极结构上的硅化物层与所述接触多晶硅上的硅化物层隔离。

公开(公告)号：CN101310378A

公开(公告)日：2008-11-19

申请号：CN200680042697.2

申请日：2006-10-27

Applicant: NXP股份有限公司

Inventor： 维贾亚哈万·马达卡塞拉 ,  普拉巴特·阿加瓦尔 ,  约翰内斯·J·T·M·东科尔斯 ,  马克·范达尔

IPC: H01L21/768

CPC classification number: H01L21/76877 ,  H01L21/28525 ,  H01L21/76889 ,  H01L2221/1094

Abstract: 本发明涉及一种制造具有衬底(11)和半导体主体(12)的半导体器件的方法，该半导体主体被提供了至少一个半导体元件(E)，并包括单晶硅(1)区域，在该单晶硅区域的顶部，通过在单晶硅区域(1)上提供金属硅化物区域(3)和在金属硅化物区域(3)上提供低结晶度硅区域(4)，来形成外延性硅区域(2)，此后，通过加热将低结晶度硅区域(4)转化为具有高结晶度的外延性硅区域(2)，在这个过程中，金属硅化物区域(3)从低结晶度硅区域(4)的底部被移动到外延性硅区域(2)的顶部。根据本发明，在金属硅化物区域(3)的水平面之上形成了具有开口(6)的绝缘层(5)，在开口(6)中和绝缘层(5)的顶部沉积低结晶度硅区域(4)，通过平面化工艺去除在绝缘层(5)顶部上的低结晶度硅区域(4)的部分(4A，4B)，此后，形成外延性硅区域(2)。以这种方式，可以很容易地获得外延性硅区域(2)(优选为纳米线)，以自对准方式对其提供了金属硅化物接触(区域)，其可以形成半导体元件(E)(例如晶体管)的一部分。

公开(公告)号：CN100435284C

公开(公告)日：2008-11-19

申请号：CN200510002339.6

申请日：2005-01-17

Applicant: 海力士半导体有限公司

Inventor： 安台恒

IPC: H01L21/28 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/20 ,  H01L21/31

CPC classification number: H01L21/28525 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02592 ,  H01L21/0262 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76843 ,  H01L21/76847 ,  H01L21/76855 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明关于一种具有低接触电阻的半导体设备及其制造方法。所述半导体设备包括：一衬底结构，其具有一接触孔以暴露其预定的部分；及一形成于该接触孔上的接触塞，其中所述接触塞具有填充于接触孔一部分中的外延硅层，及填充于接触孔其余部分中并形成于外延硅层上的金属层。用以制造该半导体设备的方法包括以下步骤：暴露一衬底结构的一部分，由此形成一接触孔；及在接触孔上顺序地形成一外延硅层及一金属层，从而获得接触塞。

公开(公告)号：CN1514473A

公开(公告)日：2004-07-21

申请号：CN200310113085.6

申请日：2003-12-25

Applicant: 国际商业机器公司

Inventor： C·小卡布拉尔 ,  R·A·卡拉瑟斯 ,  C·德塔韦尼耶 ,  J·M·E·哈珀 ,  C·拉沃耶

IPC: H01L21/3205 ,  H01L21/283 ,  H01L21/768 ,  H01L21/60

CPC classification number: C04B35/58 ,  C04B35/58085 ,  C04B2235/40 ,  C04B2235/404 ,  C04B2235/405 ,  C04B2235/408 ,  C23C26/00 ,  C23C30/00 ,  H01L21/28518 ,  H01L21/76889

Abstract: 一种提供用于半导体元件的低阻非结块的一硅化镍接触点的方法。其中，制备基本上非结块的Ni合金一硅化物的本发明方法包括如下步骤：在一部分含Si基质上形成金属合金层，其中所述的金属合金层含有Ni和一种或多种合金添加剂，其中所述的合金添加剂是Ti、V、Cr、Zr、Nb、Mo、Hf、Ta、W、Re或其混合物；将金属合金层在一定的温度下退火以将一部分所述的金属合金层转化成Ni合金一硅化物层；然后除去未转化成Ni合金一硅化物的残留的金属合金层。将合金添加剂选择用于相稳定性并且阻滞结块。最有效地阻滞结块的合金添加剂在生成低薄膜电阻的硅化物方面最有效。

公开(公告)号：CN1444276A

公开(公告)日：2003-09-24

申请号：CN02148123.7

申请日：2002-10-30

Applicant: 日本电气株式会社

Inventor： 弘长伸夫 ,  竹胁利至 ,  国岛浩之 ,  山本悦章

IPC: H01L23/522 ,  H01L23/532 ,  H01L21/768

CPC classification number: H01L21/02068 ,  H01L21/02074 ,  H01L21/2855 ,  H01L21/32136 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76838 ,  H01L21/76877 ,  H01L21/76889 ,  H01L23/5226 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法。在制造该半导体的方法中，在半导体基底(100)的上面或上方形成由含铜金属膜组成的第一布线(22a，34b)。在半导体基底的整个表面上形成第一夹层绝缘膜(18，16)，以覆盖第一布线。选择性地去除第一夹层绝缘膜，以形成到达第一布线的连接孔。形成阻挡金属膜(30)，以覆盖连接孔的内表面，并且随后形成含铜金属膜(32)以填充连接孔。将连接孔外形成的含铜金属膜去除。在半导体基底的整个表面上形成第二夹层绝缘膜(20，14b)，以覆盖在连接孔内形成的含铜金属膜。选择性地去除第二夹层绝缘膜，以形成布线槽，使得在连接孔内形成的含铜金属膜在底部露出。形成阻挡金属膜来覆盖布线槽的内部，并且，随后形成含铜金属膜以填充布线槽。接着，在布线槽外的含铜金属膜被去除，以形成第二布线(34b和22b)。

公开(公告)号：CN1034198C

公开(公告)日：1997-03-05

申请号：CN93106512.7

申请日：1993-05-29

Applicant: 三星电子株式会社

Inventor： 白寿铉 ,  崔珍奭

IPC: H01L21/78 ,  H01L21/283

CPC classification number: H01L23/53271 ,  H01L21/76889 ,  H01L23/532 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种具双层硅化物结构的半导体器件及其制造方法在后续的热处理过程中均质地保持硅化钛表面以改进硅化钛在高温下的稳定性。双层硅化物是多晶硅上淀积硅化物形成温度为预定的第一温度的金属形成第一金属硅化物层，并淀积硅化物形成温度为低于第一温度的第二温度的金属形成第二金属硅化物层，从而大大改善了由硅化钛构成的传统半导体器件在后续的热处理过程中出现的不稳定性，避免了晶粒生长型性变形和凝聚等现象。