公开(公告)号：CN108122961A

公开(公告)日：2018-06-05

申请号：CN201710655472.4

申请日：2017-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吉尔本·朵尔伯斯 ,  林仲德 ,  马克范达尔

IPC: H01L29/06 ,  H01L29/423

Abstract: 一种半导体元件，包含设置于基材上的第一与第二纳米线结构，第一及第二纳米线沿着第一方向延伸。第一纳米线结构包含多个第一纳米线。第一纳米线沿着第一方向延伸且沿着垂直第一方向的第二方向排列。第二纳米线结构包含多个第二纳米线。第二纳米线沿着第一方向延伸且沿着第二方向排列。第一与第二纳米线的材料不同。相邻纳米线彼此间隔。多个第一及第二栅极结构分别于环绕局部的第一及第二纳米线。第一及第二栅极结构包含多个栅极电极。第一纳米线沿着第二方向的高度与紧邻的第二纳米线沿着第二方向的间隔距离不相等。

公开(公告)号：CN105990255A

公开(公告)日：2016-10-05

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

CPC classification number: H01L29/66795 ,  H01L21/02381 ,  H01L21/02455 ,  H01L21/02507 ,  H01L21/02538 ,  H01L21/02639 ,  H01L21/3247 ,  H01L21/76224 ,  H01L29/32 ,  H01L21/8252

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。

公开(公告)号：CN108231582B

公开(公告)日：2021-12-24

申请号：CN201710919315.X

申请日：2017-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 珍·皮尔·柯林 ,  卡罗司·迪亚兹 ,  马克范达尔

IPC: H01L21/3213 ,  H01L21/336

Abstract: 本揭示叙述一种蚀刻半导体材料的方法，其可选择性地从硅锗/硅锗堆叠蚀刻硅，或可选择性地从硅锗/锗堆叠蚀刻硅锗，以形成富含锗的纳米线通道。举例而言，方法可以包括由具有富含硅材料与富含锗材料的交替层所形成的多层堆叠。薄的第一硫族化合物层同时形成于富含硅材料上，而厚的第二硫族化合物层形成于富含锗材料上。蚀刻第一硫族化合物层与第二硫族化合物层，直到从富含硅材料移除第一硫族化合物层。以不同的蚀刻速率蚀刻富含硅材料与第二硫族化合物层。

公开(公告)号：CN106024883B

公开(公告)日：2019-01-22

申请号：CN201510845080.5

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 雅利安阿弗萨蓝 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明公开一种半导体装置及其形成方法。其半导体装置包含基板，基板上包含第一源极/漏极构件及第二源极/漏极构件，半导体装置进一步包含第一纳米线于第一源极/漏极构件上及第二纳米线于第二第一源极/漏极构件上，其第一纳米线从第一源极/漏极构件的上表面垂直延伸而其第二纳米线从第二源极/漏极构件的上表面垂直延伸，半导体装置进一步包含第三纳米线从第一纳米线上端延伸至第二纳米线上端，其中第一纳米线、第二纳米线及第三纳米线间形成一通道，通道具有垂直和水平部分。纳米线可用以在环绕式栅极配置中形成场效应晶体管，其中栅极堆叠环绕通道以改善栅极控制。

公开(公告)号：CN105990443A

公开(公告)日：2016-10-05

申请号：CN201510845060.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马汀克里斯多福荷兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02603 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/8252 ,  H01L27/088 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696 ,  H01L29/78 ,  H01L29/66409

Abstract: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上，该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上，该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制，而于此同时维持高通态电流ION。

公开(公告)号：CN105990443B

公开(公告)日：2019-06-07

申请号：CN201510845060.8

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马汀克里斯多福荷兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02433 ,  H01L21/02538 ,  H01L21/02603 ,  H01L21/02609 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/823412 ,  H01L21/823487 ,  H01L21/8252 ,  H01L27/088 ,  H01L29/20 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/42392 ,  H01L29/66522 ,  H01L29/775 ,  H01L29/7827 ,  H01L29/78642 ,  H01L29/78696

Abstract: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上，该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上，该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制，而于此同时维持高通态电流ION。

公开(公告)号：CN105990255B

公开(公告)日：2018-10-26

申请号：CN201510790919.X

申请日：2015-11-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  乔治凡利亚尼提斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/8252 ,  H01L21/02

Abstract: 本发明涉及半导体装置的制造方法。本揭露内容提供一种形成鳍式晶体管(FinFET)装置的方法。此方法包含形成第一应变释放缓冲(SRB)堆叠于基板之上。第一SRB堆叠与基板间具有晶格不匹配，其产生螺旋状差排缺陷特征于该第一SRB堆叠之中。此方法也包含形成图案化介电层于第一SRB堆叠上。图案化介电层包含延伸穿透其中的沟渠。此方法也包含于沟渠范围内形成第二SRB堆叠于第一SRB堆叠之上。第二SRB堆叠与基板间具有晶格不匹配，使得第二SRB堆叠的上部无螺旋状差排缺陷。此外，于第一和第二SRB堆叠中配置缓冲层以提升电子绝缘性；于第二SRB堆叠中配置SLS层以提升困住螺旋状差排缺陷于基板的上部的效果。

公开(公告)号：CN106653564A

公开(公告)日：2017-05-10

申请号：CN201610946516.4

申请日：2016-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 理查·肯尼斯·奥克兰 ,  布莱戴恩杜瑞兹 ,  马克范达尔 ,  马汀克里斯多福荷兰

IPC: H01L21/02 ,  H01L21/8234

CPC classification number: H01L29/0676 ,  B82Y10/00 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02549 ,  H01L21/02603 ,  H01L21/02639 ,  H01L21/02642 ,  H01L21/30625 ,  H01L21/3212 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823487 ,  H01L27/088 ,  H01L29/0688 ,  H01L29/401 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/66545 ,  H01L29/775 ,  H01L29/7827 ,  H01L21/8234

Abstract: 一种半导体元件的制作方法，包括在一半导体基板上磊晶生长多个长条形半导体结构的第一部分，长条形半导体结构垂直于此基板延伸。方法进一步包括在基板上形成栅极层，栅极层与长条形半导体结构接触。方法进一步包括在栅极层及长条形半导体结构上执行平坦化制程，及磊晶生长多个长条形半导体结构的第二部分，第二部分包含与第一部分不同的材料。

公开(公告)号：CN108231582A

公开(公告)日：2018-06-29

申请号：CN201710919315.X

申请日：2017-09-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 珍·皮尔·柯林 ,  卡罗司·迪亚兹 ,  马克范达尔

IPC: H01L21/3213 ,  H01L21/336

CPC classification number: H01L29/0673 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/02568 ,  H01L21/02614 ,  H01L21/02617 ,  H01L21/0262 ,  H01L21/02628 ,  H01L21/02639 ,  H01L21/465 ,  H01L29/1033 ,  H01L29/161 ,  H01L29/24 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66969 ,  H01L29/785 ,  H01L29/78696 ,  H01L21/32137 ,  H01L29/66795

Abstract: 本揭示叙述一种蚀刻半导体材料的方法，其可选择性地从硅锗/硅锗堆叠蚀刻硅，或可选择性地从硅锗/锗堆叠蚀刻硅锗，以形成富含锗的纳米线通道。举例而言，方法可以包括由具有富含硅材料与富含锗材料的交替层所形成的多层堆叠。薄的第一硫族化合物层同时形成于富含硅材料上，而厚的第二硫族化合物层形成于富含锗材料上。蚀刻第一硫族化合物层与第二硫族化合物层，直到从富含硅材料移除第一硫族化合物层。以不同的蚀刻速率蚀刻富含硅材料与第二硫族化合物层。

公开(公告)号：CN108122764A

公开(公告)日：2018-06-05

申请号：CN201710334591.X

申请日：2017-05-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马克范达尔 ,  吉尔本·朵尔伯斯 ,  麦特西亚斯帕斯拉克 ,  马汀克里斯多福荷兰

IPC: H01L21/336 ,  H01L29/423 ,  H01L29/78

CPC classification number: H01L29/0673 ,  B82Y10/00 ,  H01L21/30604 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/1079 ,  H01L29/20 ,  H01L29/42364 ,  H01L29/42376 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/66522 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7853 ,  H01L29/7854 ,  H01L29/42356 ,  H01L29/78

Abstract: 一种形成环绕式栅极场效晶体管(gate-all-around field effect transistor；GAAFET)的方法。环绕式栅极场效晶体管包含砷化铟纳米线、一栅极介电层与一栅极电极金属层。砷化铟纳米线作为一通道层。栅极介电层包覆此砷化铟纳米线。栅极电极金属层形成在栅极电极层上。砷化铟纳米线具有第一主要表面到第四主要表面、三圆角面以及一凹圆角面。