公开(公告)号：CN104937728B

公开(公告)日：2018-05-18

申请号：CN201380070542.X

申请日：2013-12-20

申请人： 阿莱迪亚公司 ,  原子能和能源替代品委员会

发明人： E·普尔基耶 ,  H·博诺

IPC分类号： H01L33/00 ,  H01L33/08 ,  H01L33/02 ,  H01L29/06 ,  H01L29/12 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/66

CPC分类号： H01L33/06 ,  B82Y10/00 ,  B82Y40/00 ,  H01L27/15 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/125 ,  H01L29/127 ,  H01L29/6609 ,  H01L29/66469 ,  H01L33/0008 ,  H01L33/0062 ,  H01L33/007 ,  H01L33/0095 ,  H01L33/02 ,  H01L33/08 ,  H01L33/16 ,  H01L33/18 ,  H01L33/24 ,  H01L33/42 ,  H01L33/48 ,  H01L2924/0002 ,  H01L2933/0016 ,  H01L2924/00

摘要： 生成包括LED线的相邻区域的工艺和通过该工艺获得的器件。本发明涉及一种用于生成至少两个相邻区域的工艺，所述两个相邻区域各自包括在给定的区域中通过透明导电层连接在一起的发光线阵列，所述工艺的特征在于其包括下述步骤：‑在衬底上生成用于生长线的多个单个区，所述线延伸在比所述两个芯片(SP1、SP2)的累加面积更大的面积(SNT)上；‑在所述单个生长区中生长线(NTi)；‑从形成初始自由区域(SL0)的至少一个区去除线，从而限定所述线(NT1i，NT2j)的阵列，所述初始自由区域(SL0)包括与去除的线对齐的称作印迹的单个生长区(zci0)；以及‑在每个线的阵列上沉积透明导电层，从而电性连接给定的线的阵列的线，每个导电层(CNT1i)通过自由区域(SL)与邻近区域的导电层(CNT2i)相分隔。本发明还涉及使用本发明的工艺所获得的器件。

公开(公告)号：CN106847814A

公开(公告)日：2017-06-13

申请号：CN201710001499.1

申请日：2011-12-19

申请人： 英特尔公司

发明人： M·拉多萨夫列维奇 ,  R·皮拉里塞泰 ,  G·杜威 ,  N·慕克吉 ,  J·卡瓦列罗斯 ,  W·拉赫马迪 ,  V·勒 ,  B·舒-金 ,  M·V·梅茨 ,  R·周

IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L21/84 ,  H01L27/12 ,  H01L29/423 ,  H01L21/335 ,  H01L29/775 ,  H01L29/786 ,  B82Y10/00

CPC分类号： H01L21/845 ,  B82Y10/00 ,  H01L21/0228 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/8258 ,  H01L27/092 ,  H01L27/0922 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/16 ,  H01L29/20 ,  H01L29/205 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/785 ,  H01L29/7853 ,  H01L29/78696

摘要： 公开了用于在同一衬底(例如硅)上的异质材料，例如III‑V族半导体材料和IV族半导体(例如Ge)的共同集成的架构和技术。在实施例中，具有交替的纳米线和牺牲层的多层异质半导体材料堆叠体用来释放纳米线并允许完全围绕纳米线晶体管的沟道区的同轴栅极结构的形成。在实施例中，单独的PMOS和NMOS沟道半导体材料与具有交替的Ge/III‑V层的覆盖层的起始衬底共同集成。在实施例中，在单独PMOS和单独NMOS器件内的多个堆叠的纳米线的垂直集成使能给定的布局区域的相当大的驱动电流。

公开(公告)号：CN106601738A

公开(公告)日：2017-04-26

申请号：CN201510671009.X

申请日：2015-10-15

申请人： 上海新昇半导体科技有限公司

发明人： 肖德元

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  B82Y10/00 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02603 ,  H01L21/02639 ,  H01L21/02664 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/8258 ,  H01L27/092 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/1054 ,  H01L29/267 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/42392 ,  H01L29/4908 ,  H01L29/66439 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/7783 ,  H01L29/7787 ,  H01L29/78618 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L27/0928 ,  H01L21/8238

摘要： 本发明提供一种互补场效应晶体管及其制备方法，包括：半导体衬底，位于半导体衬底中的相互隔离的N型场效应晶体管和P型场效应晶体管；N型场效应晶体管包括第一锗纳米线、包围在第一锗纳米线四周的第一III-V化合物层、位于第一III-V化合物层上的第一势垒层、第一栅介质层和第一栅电极，以及分别位于第一栅电极两侧的第一源区和第一漏区；P型场效应晶体管包括第二锗纳米线、包围在第二锗纳米线四周的第二III-V化合物层、位于第二III-V化合物层上的第二势垒层、第二栅介质层和第二栅电极，以及分别位于第二栅电极两侧第二源区和第二漏区。本发明互补场效应晶体管形成二维电子气和二维空穴气，且为栅极全包围的器件，载流子迁移率高。

公开(公告)号：CN106158636A

公开(公告)日：2016-11-23

申请号：CN201510149074.6

申请日：2015-03-31

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 肖德元

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/43

CPC分类号： H01L29/78696 ,  B82Y10/00 ,  H01L29/0673 ,  H01L29/068 ,  H01L29/41783 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/4908 ,  H01L29/66439 ,  H01L29/66462 ,  H01L29/66469 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/7786 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/66522 ,  H01L29/43 ,  H01L29/7838

摘要： 一种晶体管及其形成方法，其中，该形成方法包括：提供半导体衬底；在所述半导体衬底内形成悬空的纳米线；形成隔离层，所述隔离层覆盖纳米线底部的半导体衬底表面；形成覆盖所述纳米线表面的沟道层和覆盖所述沟道层表面的接触层；刻蚀所述接触层形成暴露出所述沟道层的沟槽；在所述沟槽内形成覆盖所述沟道层表面的势垒层；形成包裹所述势垒层并包裹部分所述接触层的栅极结构；形成位于接触层的源极和漏极，且所述源极和漏极分别位于栅极结构两侧。形成的晶体管对沟道控制能力较好。

公开(公告)号：CN103855090B

公开(公告)日：2016-08-31

申请号：CN201310612879.0

申请日：2013-11-27

申请人： 国际商业机器公司

发明人： J·B·常 ,  P·常 ,  A·马宗达 ,  J·W·斯雷特

IPC分类号： H01L21/8234 ,  H01L21/28 ,  H01L27/088 ,  H01L29/06 ,  H01L29/423

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/823807 ,  H01L27/092 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/78696 ,  Y10S977/762

摘要： 本发明涉及半导体结构及其形成方法。形成第一和第二半导体材料的交替叠层。在所述交替叠层上形成限定鳍片的掩模结构。随后形成平面化电介质层以及其中的第一和第二栅极腔。通过采用所述平面化层和所述限定鳍片的掩模结构作为蚀刻掩模蚀刻所述交替叠层，向下延伸所述第一和第二栅极腔。各向同性蚀刻所述第二半导体材料以横向扩展所述第一栅极腔并且形成包括所述第一半导体材料的第一半导体纳米线阵列，并且各向同性蚀刻所述第一半导体材料以横向扩展所述第二栅极腔并且形成包括所述第二半导体材料的第二半导体纳米线阵列。用替代栅结构填充所述第一和第二栅极腔。每个替代栅结构可以横向包围二维半导体纳米线阵列。

公开(公告)号：CN105895635A

公开(公告)日：2016-08-24

申请号：CN201510843117.0

申请日：2015-11-26

申请人： 台湾积体电路制造股份有限公司

发明人： 理查·肯尼斯·奥克兰

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823885 ,  B82Y10/00 ,  B82Y40/00 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02546 ,  H01L21/02603 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/02639 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/823871 ,  H01L21/823878 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/092 ,  H01L29/0649 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/1037 ,  H01L29/16 ,  H01L29/20 ,  H01L29/26 ,  H01L29/267 ,  H01L29/42376 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/66666 ,  H01L29/66742 ,  H01L29/7827 ,  H01L29/78618 ,  H01L29/78642 ,  H01L29/78681 ,  H01L29/78684 ,  H01L29/78696 ,  H01L27/0922 ,  H01L21/8238

摘要： 本发明揭露一种互补式金氧半场效晶体管结构及制作其的方法。堆叠的互补式晶体管使用选择性沉积技术来形成一个直立柱体，下部包含一半导体的类型(例如锗)，上部包含另一种类型的半导体(例如砷化铟)。垂直柱体下部提供一类型晶体管的通道区，上部提供另一类型晶体管的通道区。这提供一种占据最小集成电路表面积的互补对。这种互补式晶体管可以使用于各种电路图。以上叙述为互补式晶体管，下方晶体管为p型晶体管，上方晶体管为n型晶体管。本发明的实施例的优点是提供互补式晶体管，其中该晶体管使用一最小的集成电路表面积。

公开(公告)号：CN104934479A

公开(公告)日：2015-09-23

申请号：CN201510236328.8

申请日：2015-05-11

申请人： 中国科学院半导体研究所

发明人： 洪文婷 ,  韩伟华 ,  吕奇峰 ,  杨富华

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L29/06 ,  H01L21/762 ,  H01L21/02 ,  H01L29/66 ,  B82Y40/00

CPC分类号： H01L29/78 ,  B82Y40/00 ,  H01L21/02488 ,  H01L21/7624 ,  H01L29/0684 ,  H01L29/1033 ,  H01L29/66469

摘要： 一种基于SOI衬底的III-V族纳米线平面晶体管及制备方法，该晶体管，包括：一SOI衬底；一源区和一漏区，该源区和漏区形成在SOI衬底上；多根III-V族纳米线，该多根III-V族纳米线连接源区与漏区；一SiO2缓冲层，该SiO2缓冲层制作于该源区与漏区的表面；一绝缘介质层，该绝缘介质层制作于该多根III-V族纳米线和该SiO2缓冲层的表面，并完全包裹住该多根III-V族纳米线；一源电极，该源电极制作于该源区的上面；一漏电极，该漏电极制作于该漏区的上面；以及一栅电极，该栅电极制作于该源区与漏区之间的多根III-V族纳米线上，包裹住该多根III-V族纳米线。本发明可实现平面纳米线晶体管的制备。

公开(公告)号：CN104603947A

公开(公告)日：2015-05-06

申请号：CN201380045108.6

申请日：2013-06-24

申请人： 英特尔公司

发明人： N·戈埃尔 ,  R·皮拉里塞泰 ,  N·慕克吉 ,  R·S·周 ,  W·拉赫马迪 ,  M·V·梅茨 ,  V·H·勒 ,  J·T·卡瓦列罗斯 ,  M·拉多萨夫列维奇 ,  B·舒-金 ,  G·杜威 ,  S·H·宋

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L27/092 ,  H01L21/0245 ,  H01L21/02538 ,  H01L21/823807 ,  H01L21/845 ,  H01L27/1203 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/1054 ,  H01L29/1083 ,  H01L29/267 ,  H01L29/42392 ,  H01L29/66469 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/775 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/78696

摘要： 一种设备包括含有具有第一晶格结构的沟道材料的器件，所述沟道材料位于由阱材料构成的阱上，所述阱材料具有匹配晶格结构，所述阱处于具有第二晶格结构的缓冲材料内，所述第二晶格结构不同于所述第一晶格结构。一种方法包括在缓冲材料内形成沟槽；在所述沟槽内形成n型阱材料，所述n型阱材料具有不同于所述缓冲材料的晶格结构的晶格结构；以及形成n型晶体管。一种系统包括具有处理器的计算机，所述处理器包括互补金属氧化物半导体电路，所述电路包括具有沟道材料的n型晶体管，所述沟道材料具有第一晶格结构，并且处于设置在缓冲材料内的阱上，所述缓冲材料具有不同于第一晶格结构的第二晶格结构，所述n型晶体管耦合至p型晶体管。

公开(公告)号：CN104115273A

公开(公告)日：2014-10-22

申请号：CN201180076395.8

申请日：2011-12-19

申请人： 英特尔公司

发明人： H·W·田 ,  R·周 ,  B·舒-金 ,  G·杜威 ,  J·卡瓦列罗斯 ,  M·V·梅茨 ,  N·慕克吉 ,  R·皮拉里塞泰 ,  M·拉多萨夫列维奇

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  G05F3/02 ,  H01L21/02603 ,  H01L21/02636 ,  H01L21/225 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/31 ,  H01L21/31116 ,  H01L21/32133 ,  H01L21/324 ,  H01L29/04 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/42356 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66462 ,  H01L29/66469 ,  H01L29/775 ,  H01L29/78696

摘要： 本发明描述了适合于高电压和高频率操作的晶体管。在衬底上垂直地或水平地设置纳米线。所述纳米线的纵向长度被限定到第一半导体材料的沟道区中，源极区与所述沟道区的第一端电耦合，漏极区与所述沟道区的第二端电耦合，并且非本征漏极区设置于所述沟道区与漏极区之间。所述非本征漏极区的带隙比所述第一半导体的带隙宽。包括栅极导体和栅极绝缘体的栅极堆叠体同轴地完全环绕所述沟道区，漏极和源极接触部类似地也同轴地完全环绕所述漏极和源极区。

公开(公告)号：CN104051528A

公开(公告)日：2014-09-17

申请号：CN201310303452.2

申请日：2013-07-18

申请人： 台湾积体电路制造股份有限公司

发明人： 戈本·多恩伯斯 ,  克里希纳·库马尔·布瓦尔卡

IPC分类号： H01L29/78 ,  H01L29/10 ,  H01L29/08 ,  H01L21/336

CPC分类号： H01L29/66356 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/068 ,  H01L29/20 ,  H01L29/66469 ,  H01L29/7391 ,  H01L29/775

摘要： 本发明涉及带内隧道FET，其具有能够提供高驱动电流的对称FET。在一些实施例中，所公开的带内隧道FET具有第一掺杂类型的源极区和第一掺杂类型的漏极区。源极区和漏极区通过沟道区间隔开。栅极区可以生成改变沟道区中的价带和/或导带的位置的电场。通过控制沟道区的价带和/或导带的位置，可以控制电荷载流子在源极区中和漏极区中的导带之间或者源极区中和漏极区中的价带之间的量子力学隧穿。