-
公开(公告)号:CN105304494B
公开(公告)日:2019-06-28
申请号:CN201510435539.4
申请日:2015-07-22
IPC分类号: H01L21/336 , H01L29/78 , H01L29/10 , H01L27/092
CPC分类号: H01L27/0922 , H01L21/02381 , H01L21/0245 , H01L21/02516 , H01L21/02532 , H01L21/02609 , H01L21/02645 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L27/0924 , H01L29/045 , H01L29/165 , H01L29/66795 , H01L29/7848
摘要: 一种形成用于NMOS晶体管装置的锗通道层的方法,该方法包括:a.提供具有侧壁的沟槽,所述侧壁由介电材料结构限定并邻接硅基材的表面;b.在所述表面上的所述沟槽中种植晶种层,所述晶种层具有前表面,所述前表面包含具有(111)取向的分面;c.在所述沟槽中的所述晶种层上种植应变弛豫缓冲层,所述应变弛豫缓冲层包含硅锗;d.在所述应变弛豫缓冲层上种植包含锗(Ge)的通道层;以及相关NMOS晶体管装置和CMOS装置。
-
公开(公告)号:CN104838473B
公开(公告)日:2017-09-05
申请号:CN201380062428.2
申请日:2013-11-29
申请人: 索芙特-艾匹株式会社
IPC分类号: H01L21/20
CPC分类号: H01L29/2003 , H01L21/0242 , H01L21/02433 , H01L21/02458 , H01L21/0254 , H01L21/02609 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L29/045 , H01L33/007
摘要: 本公开涉及一种Ⅲ族氮化物半导体层积体,其特征在于,包含:m面基板;位于m面基板上且具有多个窗口的生长防止区域,所述多个窗口用于生长Ⅲ族氮化物半导体;至少在相当于多个窗口的区域中形成在m面基板上的种子层;和,从种子层生长并向a轴方向和c轴方向展开并合并(coalescence)的Ⅲ族氮化物半导体层,所述Ⅲ族氮化物半导体层是,在一个窗口上向c轴方向展开的Ⅲ族氮化物半导体向生长防止区域上部展开并和邻接的窗口上向a轴方向展开的Ⅲ族氮化物半导体形成空洞(Cavity)的Ⅲ族氮化物半导体层。
-
公开(公告)号:CN104903993B
公开(公告)日:2017-05-24
申请号:CN201380068804.9
申请日:2013-12-31
申请人: 圣戈班晶体及检测公司
CPC分类号: H01L33/32 , C30B25/18 , C30B25/183 , C30B29/40 , C30B29/403 , C30B29/406 , H01L21/02389 , H01L21/0243 , H01L21/02433 , H01L21/02458 , H01L21/02494 , H01L21/0254 , H01L21/02609 , H01L33/0075 , H01L33/12 , H01S5/3013 , Y10T428/26
摘要: 衬底包括具有上表面的III‑V族材料和缓冲层,所述缓冲层具有不大于约1.3μm的厚度并且覆盖在衬底的上表面上。多个光电子器件形成于衬底上,并且在约400nm到约550nm之间的范围内的波长具有不大于约0.0641nm/cm2的归一化的光发射波长标准偏差。
-
公开(公告)号:CN106415846A
公开(公告)日:2017-02-15
申请号:CN201480078732.0
申请日:2014-06-13
申请人: 英特尔公司
IPC分类号: H01L29/778
CPC分类号: H01L29/7787 , H01L21/0254 , H01L21/02609 , H01L21/76254 , H01L21/7806 , H01L29/045 , H01L29/2003 , H01L29/205 , H01L29/66462 , H01L29/7781
摘要: 一种方法包括:在牺牲衬底上的极性化合物半导体层上形成阻挡层;将牺牲衬底耦合到载体衬底以形成复合结构,其中,阻挡层布置在极性化合物半导体层与载体衬底之间;将牺牲衬底从复合结构分离以暴露出极性化合物半导体层;以及形成至少一个电路器件。一种装置包括:在衬底上的阻挡层;在阻挡层上的晶体管器件;以及布置在阻挡层与晶体管器件之间的极性化合物半导体层,极性化合物半导体层包括其中的二维电子气。
-
公开(公告)号:CN105990443A
公开(公告)日:2016-10-05
申请号:CN201510845060.8
申请日:2015-11-27
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/0676 , B82Y10/00 , B82Y40/00 , H01L21/02433 , H01L21/02538 , H01L21/02603 , H01L21/02609 , H01L21/0262 , H01L21/02639 , H01L21/823412 , H01L21/823487 , H01L21/8252 , H01L27/088 , H01L29/20 , H01L29/2003 , H01L29/41741 , H01L29/42392 , H01L29/66522 , H01L29/775 , H01L29/7827 , H01L29/78642 , H01L29/78696 , H01L29/78 , H01L29/66409
摘要: 本发明提供一种半导体装置及其形成方法。模板层形成于基板之上,该模板层中具有凹部。多个纳米线形成于该凹部中。栅极堆叠形成于基板之上,该栅极堆叠包围多个纳米线。使用多个纳米线可改良栅极控制,而于此同时维持高通态电流ION。
-
公开(公告)号:CN105609406A
公开(公告)日:2016-05-25
申请号:CN201510707965.9
申请日:2015-10-27
申请人: 株式会社日立国际电气
IPC分类号: H01L21/20 , H01L21/205 , H01L21/67 , H01L21/8247 , H01L21/8242 , H01L27/108 , H01L27/115
CPC分类号: H01L21/02609 , C23C16/0272 , C23C16/24 , C23C16/4408 , C23C16/45523 , C23C16/45529 , C23C16/45544 , C23C16/46 , C23C16/52 , C23C16/56 , C30B25/04 , C30B25/165 , C30B25/186 , C30B25/20 , C30B29/06 , H01L21/02381 , H01L21/02428 , H01L21/0245 , H01L21/02513 , H01L21/02532 , H01L21/0257 , H01L21/02576 , H01L21/02579 , H01L21/02592 , H01L21/02595 , H01L21/02598 , H01L21/0262 , H01L21/02634 , H01L21/02639 , H01L21/02645 , H01L21/02694 , H01L21/32055 , H01L21/324 , H01L21/67103 , H01L21/67115 , H01L27/0688 , H01L27/10805 , H01L27/1085 , H01L27/10873 , H01L27/10891 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L21/67011 , H01L27/108 , H01L27/10844 , H01L27/11517
摘要: 本发明涉及半导体器件的制造方法、衬底处理装置、气体供给系统、立体闪存、动态随机存储器及半导体器件。本发明的课题在于在表面的至少一部分露出有绝缘膜的衬底上形成Si膜时,提高所形成的Si膜的膜质。本发明的技术手段为具有:衬底,由单晶硅构成;绝缘膜,形成于衬底的表面;第一硅膜,通过在单晶硅上以单晶硅为基底进行同质外延生长而形成;和第二硅膜,形成于绝缘膜上,且晶体结构与第一硅膜不同。
-
公开(公告)号:CN105206514A
公开(公告)日:2015-12-30
申请号:CN201510355697.9
申请日:2010-11-02
申请人: 株式会社半导体能源研究所
发明人: 山崎舜平
IPC分类号: H01L21/203 , H01L21/363
CPC分类号: H01L29/7869 , H01L21/0242 , H01L21/02422 , H01L21/02472 , H01L21/02483 , H01L21/02488 , H01L21/02502 , H01L21/02554 , H01L21/02565 , H01L21/02592 , H01L21/02631 , H01L21/02667 , H01L27/12 , H01L27/1214 , H01L27/1225 , H01L29/045 , H01L29/24 , H01L29/78693 , H01L29/78696 , Y10T156/10 , Y10T428/24174 , H01L21/02609
摘要: 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法。一个实施例是用于制造层叠的氧化物材料的方法,包括步骤:在基底组件上形成氧化物组分;通过热处理形成从氧化物组分表面向内生长的第一氧化物结晶组分,并在基底组件表面正上方留有非晶组分;以及在该第一氧化物结晶组分上层叠第二氧化物结晶组分。特定地,第一氧化物结晶组分和第二氧化物结晶组分具有共同的c-轴。在共晶生长或异晶生长的情况下导致同轴(轴向)生长。
-
公开(公告)号:CN104969357A
公开(公告)日:2015-10-07
申请号:CN201480007472.8
申请日:2014-02-04
申请人: 三菱电机株式会社
IPC分类号: H01L29/78 , H01L21/336 , H01L29/12
CPC分类号: H01L21/0259 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/02532 , H01L21/02609 , H01L21/26586 , H01L29/04 , H01L29/045 , H01L29/0623 , H01L29/0634 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66068 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7813
摘要: 提供能够缓和栅极绝缘膜的电场并且抑制导通电阻的增大的绝缘栅型碳化硅半导体装置及其制造方法。其特征在于,具备:在主面是设置了大于0°的偏离角的{0001}面4H型的碳化硅基板1上的第1导电类型的漂移层(2a)、在漂移层(2a)的表层侧的第2导电类型的第1基区(3)、第1导电类型的源极区域(4)、沟槽(5)、在沟槽侧壁处的栅极绝缘膜(6)、与沟槽(5)的底部相接地设置在漂移层(2a)内的第2导电类型的保护扩散层(13)、以及为了将保护扩散层(13)与第1基区(13)连接而与沟槽侧壁的多个面中的一面的至少一部分相接地设置了的第2导电类型的第2基区(14),第2基区(14)相接的沟槽侧壁面是对与 方向平行的面朝向 方向附加大于0°的沟槽偏离角而得到的面。
-
公开(公告)号:CN104659109A
公开(公告)日:2015-05-27
申请号:CN201510125633.X
申请日:2015-03-20
申请人: 京东方科技集团股份有限公司
IPC分类号: H01L29/786 , H01L21/04 , H01L27/12
CPC分类号: H01L29/78609 , H01L21/02527 , H01L21/02598 , H01L21/02609 , H01L21/0262 , H01L21/02664 , H01L21/043 , H01L29/045 , H01L29/1602 , H01L29/66045 , H01L29/66742 , H01L29/78621 , H01L29/78684 , H01L29/78696
摘要: 本发明公开了一种薄膜晶体管及其制作方法、阵列基板,该薄膜晶体管包括:设置在衬底上的有源层,所述有源层包括中间沟道区,分别设置在所述中间沟道区外侧的第一高阻区和第二高阻区,以及设置在所述第一高阻区外侧的源区和设置在所述第二高阻区外侧的漏区;其中,所述有源层的基体材料为金刚石单晶。该薄膜晶体管通过在有源层的中间沟道区外侧设置高阻区,降低了载流子的迁移率,有效抑制了单晶金刚石薄膜晶体管的漏电流。
-
公开(公告)号:CN104508825A
公开(公告)日:2015-04-08
申请号:CN201380041865.6
申请日:2013-06-05
申请人: 昆南诺股份有限公司
IPC分类号: H01L29/66 , H01L29/06 , H01L29/775 , G01N27/414 , B82Y10/00 , B82Y40/00 , H01L29/10
CPC分类号: H01L21/02609 , B82Y10/00 , B82Y40/00 , B82Y99/00 , H01L21/02381 , H01L21/02521 , H01L21/02603 , H01L29/0676 , H01L29/1029 , H01L29/66439 , H01L29/66469 , H01L29/775 , Y10S977/762 , Y10S977/89
摘要: 本发明涉及一种制造适于转移到非晶体层的结构的方法。所述方法包括以下步骤:提供具有晶体取向的衬底;在所述衬底上提供多个细长纳米结构(纳米线),所述纳米结构从衬底延伸,从而使得由每一个纳米结构的细长轴与衬底的表面法线定义的角度小于55度;沉积至少一个材料层,从而使得由所述材料覆盖衬底的至少被暴露出的区段;去除衬底,从而使得沉积层变为最底层;以及暴露出所述多个纳米结构当中的相应纳米结构的至少末端。本发明还涉及利用所述方法制造的结构。
-
-
-
-
-
-
-
-
-