公开(公告)号：CN100495731C

公开(公告)日：2009-06-03

申请号：CN200610139264.0

申请日：2006-09-21

申请人： 国际商业机器公司

发明人： D·奇丹巴尔拉奥 ,  B·J·格林 ,  K·里姆

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/823878 ,  H01L21/823807 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7846

摘要： 本发明提供了一种芯片，包括：有源半导体区和场效应晶体管(“FET”)，所述场效应晶体管(“FET”)具有全部置于所述有源半导体区内的沟道区、源极区和漏极区。所述FET具有在所述沟道区的长度方向上的纵向和所述沟道区的宽度方向上的横向。掩埋介质应力产生区，具有在所述有源半导体区的一部分，例如，有源半导体区的东部分的主表面下面的第一深度处水平延伸的上表面。表面介质应力产生区，在所述有源半导体区的所述主表面处设置为侧向邻近所述有源半导体区。表面介质应力产生区从所述主表面延伸至基本上不大于所述第一深度的第二深度。通过所述掩埋和表面介质应力产生区施加的应力结合在一起给所述FET的所述沟道区施加剪切应力。

公开(公告)号：CN100468776C

公开(公告)日：2009-03-11

申请号：CN200610153801.7

申请日：2006-09-12

申请人： 国际商业机器公司

发明人： D·奇丹巴拉奥 ,  B·J·格林 ,  K·里姆

IPC分类号： H01L29/78 ,  H01L27/092 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L29/7843 ,  H01L21/26513 ,  H01L21/2658 ,  H01L21/31675 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/7849 ,  H01L29/78654

摘要： 通过包括分离介质应力产生区的结构给PFET的沟道区施加压缩应力，所述介质应力产生区完全位于其中设置PFET的源极、漏极和沟道区的有源半导体区的底表面下面。具体地，所述介质应力产生区包括与所述有源半导体区的所述底表面完全接触的收缩氧化物区，以使它具有与所述底表面区共同延伸的区域。所述介质应力产生区边缘处的鸟嘴状氧化物区在所述介质应力产生区的边缘处施加向上的力，以给所述PFET的所述沟道区施加压缩应力。

公开(公告)号：CN1941412A

公开(公告)日：2007-04-04

申请号：CN200610115911.4

申请日：2006-08-17

申请人： 国际商业机器公司

发明人： 程慷果 ,  D·奇丹巴尔拉奥 ,  B·J·格林 ,  J·A·曼德尔曼 ,  K·里姆

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/2652 ,  H01L21/02203 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31662 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： 一种MOSFET结构包括平面半导体衬底，栅极介质和栅极。超薄(UT)绝缘体上半导体沟道延伸到衬底的上表面下的第一深度并且与栅极自对准以及横向共同延伸。源极漏极区域在上表面下延伸到比第一深度更深的第二深度，并且与UT沟道区域自对准。第一BOX区域延伸穿过整个结构，并且在上表面下从第二深度垂直延伸到第三深度。在UT沟道区域下面的第二BOX区域的上部与栅极自对准并且横向共同延伸，并且在上表面下从第一深度垂直延伸到第三深度，并且第三深度大于第二深度。

公开(公告)号：CN1500288A

公开(公告)日：2004-05-26

申请号：CN02807649.4

申请日：2002-03-21

申请人： 国际商业机器公司

发明人： K·里姆

IPC分类号： H01L21/20

CPC分类号： H01L21/76251

摘要： 本发明提供一种SOI(绝缘体上硅)结构与其制造方法，其中应变硅层(12)直接位于绝缘体层(14)上。该方法需要在应变诱发层(22)上形成硅层(12)，其中应变诱发层(22)具有与硅不相同的晶格常数，使得由于与应变诱发层(22)之晶格失配而硅层(12)会有应变。由此形成的多层结构(18)接合到基底(24)上，使得绝缘层(14)在应变硅层(12)与基底(24)之间，而且使得应变硅层(12)直接接触到绝缘层(14)。然后去除掉应变诱发层(22)，而产生应变的SOI之结构(10)，该结构包括直接位于绝缘层(14)上的应变硅层(12)，其中硅层(12)内的应变由SOI结构(10)保持。

公开(公告)号：CN104769722B

公开(公告)日：2017-07-04

申请号：CN201380057762.9

申请日：2013-08-15

申请人： 国际商业机器公司

发明人： 程慷果 ,  V·S·巴斯克 ,  B·B·多里斯 ,  A·卡基菲鲁兹 ,  K·里姆

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/1211 ,  H01L21/845 ,  H01L29/66795 ,  H01L29/785

摘要： 披露了形成本地化绝缘体上硅(SOI)finFET 104的方法和结构。在块型衬底102上形成鳍。氮化物间隔物208保护鳍的侧壁。在鳍上沉积浅沟槽隔离区域412。氧化工艺使得氧通过浅沟槽隔离区域412扩散到下方的硅中。氧与硅反应生成氧化物，其为鳍提供电隔离。浅沟槽隔离区域与鳍和/或鳍上所沉积的氮化物间隔物直接物理接触。

公开(公告)号：CN101496149B

公开(公告)日：2014-04-02

申请号：CN200780028062.1

申请日：2007-07-24

申请人： 国际商业机器公司

发明人： A·B·查克拉瓦蒂 ,  D·奇达姆巴拉奥 ,  J·R·霍尔特 ,  刘孝诚 ,  K·里姆

IPC分类号： H01L21/336

CPC分类号： H01L21/823864 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L29/165 ,  H01L29/66628 ,  H01L29/7843 ,  H01L29/7848

摘要： 一种具有代位碳含量超过一个百分比以便通过向NFET的沟道区域施加拉应力而有效地增加电子迁移率的埋置型硅碳(Si:C)，尽管能够以充分高的代位碳含量沉积Si:C的工艺在本质上是非选择性的，但是可以通过超镶嵌工艺中的以下步骤来实现该埋置型硅碳：利用Si:C对由晶体管栅极结构形成的间隙或者沟槽进行过填充；以及将该Si:C进行抛光和刻蚀到凸起栅极结构的表面或者该表面以下，使得Si:C仅留在晶体管源极和漏极之上的所选区域中。

公开(公告)号：CN101573795B

公开(公告)日：2011-05-11

申请号：CN200780049185.3

申请日：2007-12-20

申请人： 国际商业机器公司

发明人： 刘耀诚 ,  D·奇丹巴尔拉奥 ,  K·里姆 ,  O·格卢斯陈克夫 ,  R·T·莫 ,  J·R·霍尔特

IPC分类号： H01L27/10 ,  H01L21/82

CPC分类号： H01L21/823864 ,  H01L21/76886 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/3279 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

摘要： 虽然嵌入的硅锗合金和硅碳合金提供许多有用的应用，尤其是通过应力工程增强MOSFET的迁移率，但是在这些表面上形成合金硅化物会使器件性能劣化。本发明提供的结构与方法在半导体衬底上的此类硅合金表面上提供未合金硅化物。这使得能够为相同半导体衬底上的具有嵌入的SiGe的迁移率增加的PFET和具有嵌入的Si:C的迁移率增强的NFET形成低电阻接触。此外，本发明提供用于高于栅极电介质层的厚外延硅合金，尤其是厚外延Si:C合金，的方法以增加晶体管器件的沟道上的应力。

公开(公告)号：CN101266978B

公开(公告)日：2010-12-15

申请号：CN200810082061.1

申请日：2008-03-05

申请人： 国际商业机器公司

发明人： 刘孝诚 ,  R·A·道纳顿 ,  K·里姆

IPC分类号： H01L27/092 ,  H01L27/12 ,  H01L21/8238 ,  H01L21/84

CPC分类号： H01L29/1054 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66636

摘要： 本发明涉及CMOS结构及其制造方法。一种CMOS结构包括n-FET器件和p-FET器件，所述n-FET器件具有n-FET沟道区域，所述p-FET器件具有p-FET沟道区域。所述n-FET沟道区域包括位于硅-锗合金材料层上的第一硅材料层。所述p-FET沟道包括位于硅-锗-碳合金材料层上的第二硅材料层。所述硅-锗合金材料层在所述n-FET沟道内诱导希望的拉伸应变。所述硅-锗-碳合金材料层抑制了所述p-FET沟道区域内的不希望的拉伸应变。可以通过将碳选择性地并入到形成所述硅-锗合金材料层的硅-锗合金材料中，来形成构成所述硅-锗-碳合金材料层的硅-锗-碳合金材料。

公开(公告)号：CN100452435C

公开(公告)日：2009-01-14

申请号：CN200610115911.4

申请日：2006-08-17

申请人： 国际商业机器公司

发明人： 程慷果 ,  D·奇丹巴尔拉奥 ,  B·J·格林 ,  J·A·曼德尔曼 ,  K·里姆

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/2652 ,  H01L21/02203 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02299 ,  H01L21/31662 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： 一种MOSFET结构包括平面半导体衬底，栅极介质和栅极。超薄(UT)绝缘体上半导体沟道延伸到衬底的上表面下的第一深度并且与栅极自对准以及横向共同延伸。源极漏极区域在上表面下延伸到比第一深度更深的第二深度，并且与UT沟道区域自对准。第一BOX区域延伸穿过整个结构，并且在上表面下从第二深度垂直延伸到第三深度。在UT沟道区域下面的第二BOX区域的上部与栅极自对准并且横向共同延伸，并且在上表面下从第一深度垂直延伸到第三深度，并且第三深度大于第二深度。

公开(公告)号：CN101160664A

公开(公告)日：2008-04-09

申请号：CN200580015396.6

申请日：2005-06-21

申请人： 国际商业机器公司

发明人： K·K·陈 ,  K·W·瓜里尼 ,  M·耶奥 ,  K·里姆 ,  杨敏

IPC分类号： H01L29/04 ,  H01L31/036 ,  H01L29/06 ,  H01L31/0328 ,  H01L31/0336

CPC分类号： H01L29/045 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/823807 ,  H01L29/1054

摘要： 本发明公开了一种用于传导载流子的结构及其形成方法，结合具有〈110〉的上表面的Si或SiGe单晶衬底和SiGe伪晶或外延层，其具有不同于衬底的Ge浓度从而伪晶层处于应变。公开了一种形成半导体外延层的方法，结合在快速热化学气相沉积(RTCVD)工具中通过将工具中的温度升高到约600℃并且引入含Si气体和含Ge气体形成伪晶或外延层的步骤。公开了一种用于外延沉积化学处理衬底的方法，包括如下步骤：将衬底浸入一系列分别含有臭氧，稀HF，去离子水，HCl酸和去离子水的浴中，随后在惰性气氛中干燥衬底以获得无杂质并且具有小于0.1nm的RMS粗糙度的衬底表面。