发光半导体封装及相关方法

    公开(公告)号:CN105023988B

    公开(公告)日:2018-03-13

    申请号:CN201410171242.7

    申请日:2014-04-25

    IPC分类号: H01L33/48 H01L33/54 H01L33/50

    摘要: 本发明提供发光半导体封装及相关方法。所述发光半导体封装包含中央势垒、多个引线、发光元件、第一囊封体、封装主体及第二囊封体。所述发光元件位于由所述中央势垒所界定的内部空间中,且电连接到围绕所述中央势垒的所述引线。所述发光元件包含上发光面及下发光面。所述第一囊封体及所述第二囊封体分别覆盖所述上发光面及所述下发光面。所述封装主体囊封所述中央势垒的部分、每一所述引线的部分及所述第一囊封体。所述发光半导体封装可从其上侧及下侧发光。

    半导体封装结构
    5.
    发明授权

    公开(公告)号:CN107256851B

    公开(公告)日:2020-04-24

    申请号:CN201710367947.X

    申请日:2011-07-18

    摘要: 本发明公开一种半导体封装结构,包括载体、芯片、多条焊线及封装胶体。载体包括芯片座、多个接合引脚及加强引脚。接合引脚与加强引脚环绕芯片座配置。每一接合引脚具有第一内表面与第一外表面。加强引脚具有第二内表面与第二外表面。加强引脚的第二外表面的表面积大于每一接合引脚的第一外表面的表面积。焊线配置于芯片与接合引脚的第一内表面之间及芯片与加强引脚的第二内表面之间。封装胶体包覆芯片、焊线、接合引脚的第一内表面与加强引脚的第二内表面,并暴露出接合引脚的第一外表面与加强引脚的第二外表面。

    发光半导体封装及相关方法

    公开(公告)号:CN105023988A

    公开(公告)日:2015-11-04

    申请号:CN201410171242.7

    申请日:2014-04-25

    IPC分类号: H01L33/48 H01L33/54 H01L33/50

    摘要: 本发明提供发光半导体封装及相关方法。所述发光半导体封装包含中央势垒、多个引线、发光元件、第一囊封体、封装主体及第二囊封体。所述发光元件位于由所述中央势垒所界定的内部空间中,且电连接到围绕所述中央势垒的所述引线。所述发光元件包含上发光面及下发光面。所述第一囊封体及所述第二囊封体分别覆盖所述上发光面及所述下发光面。所述封装主体囊封所述中央势垒的部分、每一所述引线的部分及所述第一囊封体。所述发光半导体封装可从其上侧及下侧发光。

    半导体封装结构
    8.
    发明公开

    公开(公告)号:CN107256851A

    公开(公告)日:2017-10-17

    申请号:CN201710367947.X

    申请日:2011-07-18

    摘要: 本发明公开一种半导体封装结构,包括载体、芯片、多条焊线及封装胶体。载体包括芯片座、多个接合引脚及加强引脚。接合引脚与加强引脚环绕芯片座配置。每一接合引脚具有第一内表面与第一外表面。加强引脚具有第二内表面与第二外表面。加强引脚的第二外表面的表面积大于每一接合引脚的第一外表面的表面积。焊线配置于芯片与接合引脚的第一内表面之间及芯片与加强引脚的第二内表面之间。封装胶体包覆芯片、焊线、接合引脚的第一内表面与加强引脚的第二内表面,并暴露出接合引脚的第一外表面与加强引脚的第二外表面。

    半导体封装结构
    9.
    发明授权

    公开(公告)号:CN102263079B

    公开(公告)日:2017-06-09

    申请号:CN201110199759.3

    申请日:2011-07-18

    IPC分类号: H01L23/488 H01L23/495

    摘要: 本发明公开一种半导体封装结构,包括载体、芯片、多条焊线及封装胶体。载体包括芯片座、多个接合引脚及加强引脚。接合引脚与加强引脚环绕芯片座配置。每一接合引脚具有第一内表面与第一外表面。加强引脚具有第二内表面与第二外表面。加强引脚的第二外表面的表面积大于每一接合引脚的第一外表面的表面积。焊线配置于芯片与接合引脚的第一内表面之间及芯片与加强引脚的第二内表面之间。封装胶体包覆芯片、焊线、接合引脚的第一内表面与加强引脚的第二内表面,并暴露出接合引脚的第一外表面与加强引脚的第二外表面。

    多晶片的封装结构
    10.
    发明授权

    公开(公告)号:CN100517701C

    公开(公告)日:2009-07-22

    申请号:CN200710164175.6

    申请日:2004-12-02

    发明人: 陶恕 蔡裕方

    摘要: 本发明是关于一种多晶片的封装结构,其包括:一第一基板、一第一晶片、一次封装结构及一第一封胶。该第一晶片附着于该第一基板之上。该第一封胶包覆该第一晶片、该次封装结构及该第一基板上表面。该次封装结构的下表面附着于该第一晶片上,该次封装结构包括:一第二基板、一第二晶片及一第二封胶。该第二基板具有一上表面及一下表面,且与该第一晶片电气连接。该第二晶片附着于该第二基板的上表面,且与该第二基板电气连接。该第二封胶包覆该第二晶片及部分的该第二基板上表面。进而,以减少多个封装结构平行排列时所占面积较大的问题,且不需再重新设计该等晶片间信号传递路径。