-
公开(公告)号：CN115050717A
公开(公告)日：2022-09-13
申请号：CN202210228376.2
申请日：2022-03-08
Applicant: 海成帝爱斯株式会社
IPC: H01L23/495 , H01L23/13 , H01L21/48 , H01L21/50 , H01L21/56
Abstract: 本发明为了一种易于焊接的半导体封装衬底及其制造方法，提供一种半导体封装衬底，其具备：基底层，其包括导电物质，且具有第一表面和与所述第一表面相对的第二表面，且具有位于所述第一表面的第一凹槽或第一沟槽以及位于所述第二表面的第二凹槽或第二沟槽；第一树脂，其掩埋在位于所述基底层的所述第一表面的所述第一凹槽或第一沟槽中；以及凹槽部，其位于所述基底层的所述第一表面的至少一拐点，且基于所述第一表面的深度为所述基底层的厚度的1/2或更大。
-
-
公开(公告)号：CN110189999B
公开(公告)日：2023-05-23
申请号：CN201811357911.4
申请日：2018-11-15
Applicant: 海成帝爱斯株式会社
IPC: H01L21/48 , H01L23/495
Abstract: 本发明提供一种制造半导体封装衬底的方法、一种使用制造半导体封装衬底的方法来制造的半导体封装衬底、一种制造半导体封装的方法以及一种使用制造半导体封装的方法来制造的半导体封装。制造半导体封装衬底的方法包含：在具有顶部表面和底部表面且由导电材料形成的基底衬底的底部表面中形成多个第一凹槽或第一沟槽；用树脂填充多个第一凹槽或沟槽；固化树脂；去除过度填充于多个第一凹槽或沟槽中的树脂的暴露部分；对基底衬底的顶部表面进行蚀刻以暴露填充于多个第一凹槽或沟槽中的树脂的至少部分；以及在基底衬底的底部表面中形成第二凹槽或第二沟槽。
-
公开(公告)号：CN104766832B
公开(公告)日：2020-07-14
申请号：CN201510002256.0
申请日：2015-01-04
Applicant: 海成帝爱斯株式会社
Abstract: 提供了一种制造半导体封装基板的方法及用其制造的半导体封装基板，所述方法具有简化的工艺并解决了上图案和下图案对准问题。半导体封装基板通过所述方法来制造。制造半导体封装基板的方法包括如下步骤：在导电材料的基体基板的一个表面中形成第一凹槽；用树脂填充第一凹槽；以及蚀刻基体基板的另一表面以暴露填充第一凹槽的树脂。
-
公开(公告)号：CN108886025B
公开(公告)日：2022-05-10
申请号：CN201680083979.0
申请日：2016-11-14
Applicant: 海成帝爱斯株式会社
IPC: H01L23/053 , H01L23/13 , H01L23/538 , H01L23/00 , H01L23/498
Abstract: 本发明提供一种半导体封装基板及其制造方法，所述半导体封装基板及其制造方法使用简单的制造工艺而具有改良的图案准确性及产品可靠性。所述半导体封装基板包括：基础基板，具有导电材料，且包括第一区域及第二区域，所述第一区域上安装芯片且所述第一区域在表面中包括第一凹槽或第一沟渠，所述第二区域接触所述第一区域且在表面中包括虚设凹槽或虚设沟渠；以及树脂，填充于所述第一凹槽或所述第一沟渠以及所述虚设凹槽或所述虚设沟渠中。
-
Patent Agency Ranking
公开(公告)号：CN110189999A
公开(公告)日：2019-08-30
申请号：CN201811357911.4
申请日：2018-11-15
Applicant: 海成帝爱斯株式会社
IPC: H01L21/48 , H01L23/495
Abstract: 本发明提供一种制造半导体封装衬底的方法、一种使用制造半导体封装衬底的方法来制造的半导体封装衬底、一种制造半导体封装的方法以及一种使用制造半导体封装的方法来制造的半导体封装。制造半导体封装衬底的方法包含：在具有顶部表面和底部表面且由导电材料形成的基底衬底的底部表面中形成多个第一凹槽或第一沟槽；用树脂填充多个第一凹槽或沟槽；固化树脂；去除过度填充于多个第一凹槽或沟槽中的树脂的暴露部分；对基底衬底的顶部表面进行蚀刻以暴露填充于多个第一凹槽或沟槽中的树脂的至少部分；以及在基底衬底的底部表面中形成第二凹槽或第二沟槽。
-
公开(公告)号：CN108886025A
公开(公告)日：2018-11-23
申请号：CN201680083979.0
申请日：2016-11-14
Applicant: 海成帝爱斯株式会社
IPC: H01L23/053 , H01L23/13 , H01L23/538 , H01L23/00 , H01L23/498
CPC classification number: H01L23/00 , H01L23/053 , H01L23/13 , H01L23/498 , H01L23/538
Abstract: 本发明提供一种半导体封装基板及其制造方法，所述半导体封装基板及其制造方法使用简单的制造工艺而具有改良的图案准确性及产品可靠性。所述半导体封装基板包括：基础基板，具有导电材料，且包括第一区域及第二区域，所述第一区域上安装芯片且所述第一区域在表面中包括第一凹槽或第一沟渠，所述第二区域接触所述第一区域且在表面中包括虚设凹槽或虚设沟渠；以及树脂，填充于所述第一凹槽或所述第一沟渠以及所述虚设凹槽或所述虚设沟渠中。
-
公开(公告)号：CN108701660A
公开(公告)日：2018-10-23
申请号：CN201680082294.4
申请日：2016-11-10
Applicant: 海成帝爱斯株式会社
IPC: H01L23/14 , H01L21/768 , H01L23/492 , H01L23/495 , H01L23/29 , H01L23/00
CPC classification number: H01L23/49541 , H01L21/4825 , H01L21/4828 , H01L21/768 , H01L23/142 , H01L23/492 , H01L23/49503 , H01L23/49548 , H01L23/49586 , H01L23/49861 , H01L24/48 , H01L2224/48247
Abstract: 本发明提供一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：管芯垫，由所述导电材料形成且位于所述上表面上；以及引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫，所述接合垫为打线接合区域，其中所述接合垫包括朝所述下表面突出的突出部，且所述突出部被所述树脂环绕。
-
公开(公告)号：CN115810608A
公开(公告)日：2023-03-17
申请号：CN202211088601.3
申请日：2022-09-07
Applicant: 海成帝爱斯株式会社
IPC: H01L23/498 , H01L21/48
Abstract: 本公开提供一种半导体封装衬底、制造半导体封装衬底的方法以及半导体封装。根据本公开的一个实施例，半导体封装衬底包含：基底衬底，具有其中设置有第一沟槽的下部表面以及其中设置有第二沟槽和第三沟槽的上部表面，包含电路图案和导电材料；第一树脂，布置在第一沟槽中；以及第二树脂，布置在第二沟槽和第三沟槽中，其中第二沟槽暴露第一树脂的至少一部分。
-
公开(公告)号：CN108701660B
公开(公告)日：2022-03-01
申请号：CN201680082294.4
申请日：2016-11-10
Applicant: 海成帝爱斯株式会社
IPC: H01L23/14 , H01L21/768 , H01L23/492 , H01L23/495 , H01L23/29 , H01L23/00
Abstract: 本发明提供一种半导体封装衬底，在所述半导体封装衬底中使用由绝缘材料形成的树脂来填充具有上表面及下表面且由导电材料形成的基础衬底，所述半导体封装衬底包括：管芯垫，由所述导电材料形成且位于所述上表面上；以及引线，通过与所述管芯垫电隔离而排列于所述上表面上，且包括接合垫，所述接合垫为打线接合区域，其中所述接合垫包括朝所述下表面突出的突出部，且所述突出部被所述树脂环绕。由于本发明的基础衬底被填充树脂且所述树脂环绕接合垫的下部部分，因此工艺得到简化且图案精度得到提高，进而使得当在所述接合垫上执行打线接合时，因所述打线接合而造成的缺陷可得到防止。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.02 seconds)
