-
公开(公告)号：CN103187421A
公开(公告)日：2013-07-03
申请号：CN201210513073.1
申请日：2012-12-04
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/115 , H01L21/8247 , G11C16/10 , G11C16/26
CPC分类号： H01L29/792 , H01L27/11578 , H01L29/66833
摘要： 本发明公开了一种非易失性存储器件及其操作方法和制造方法，所述非易失性存储器件包括：多个沟道结构，形成在衬底之上，并且包括与多个沟道层交替层叠的多个层间电介质层；第一垂直栅和第二垂直栅，沿着与沟道结构相交叉的一个方向交替地设置在沟道结构之间并与多个沟道层相邻，存储器层插入在第一垂直栅和第二垂直栅与多个沟道层之间；以及第一字线和第二字线对，设置在沟道结构之上或之下，并以与第一垂直栅和第二垂直栅重叠的方式沿着一个方向延伸。第一字线与第一垂直栅连接，第二字线与第二垂直栅连接。
-
公开(公告)号：CN103187421B
公开(公告)日：2016-12-21
申请号：CN201210513073.1
申请日：2012-12-04
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/115 , H01L21/8247 , G11C16/10 , G11C16/26
CPC分类号： H01L29/792 , H01L27/11578 , H01L29/66833
摘要： 本发明公开了一种非易失性存储器件及其操作方法和制造方法，所述非易失性存储器件包括：多个沟道结构，形成在衬底之上，并且包括与多个沟道层交替层叠的多个层间电介质层；第一垂直栅和第二垂直栅，沿着与沟道结构相交叉的一个方向交替地设置在沟道结构之间并与多个沟道层相邻，存储器层插入在第一垂直栅和第二垂直栅与多个沟道层之间；以及第一字线和第二字线对，设置在沟道结构之上或之下，并以与第一垂直栅和第二垂直栅重叠的方式沿着一个方向延伸。第一字线与第一垂直栅连接，第二字线与第二垂直栅连接。
-
公开(公告)号：CN103426824B
公开(公告)日：2018-04-17
申请号：CN201210548483.X
申请日：2012-12-17
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/11582 , H01L29/792 , H01L21/336
CPC分类号： H01L27/11582 , H01L29/66833 , H01L29/7926
摘要： 本发明公开了一种制造非易失性存储器件的方法，所述方法包括以下步骤：形成具有多个层间电介质层和多个牺牲层的层叠结构，其中，层间电介质层和牺牲层交替地层叠在衬底之上；通过选择性地刻蚀层叠结构来形成暴露出衬底的一部分的第一孔；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成暴露出衬底的一部分的第二孔；以及在第二孔中形成沟道层。
-
公开(公告)号：CN103165618A
公开(公告)日：2013-06-19
申请号：CN201210442592.3
申请日：2012-11-08
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11578 , H01L21/266 , H01L27/11582
摘要： 本发明是三维非易失性存储器件、存储系统及其制造方法。其公开了一种三维非易失性存储器件，所述三维非易失性存储器件包括：沟道结构，每个沟道结构包括层叠在衬底之上的沟道层并沿第一方向延伸，其中，所述沟道层分别包括阱区；垂直栅，所述垂直栅位于沟道结构之间并且彼此间隔开；以及阱拾取线，所述阱拾取线与沟道层的阱区接触，并且沿着与沟道结构交叉的第二方向延伸。
-
公开(公告)号：CN103165618B
公开(公告)日：2017-05-03
申请号：CN201210442592.3
申请日：2012-11-08
申请人： 爱思开海力士有限公司
IPC分类号： H01L27/11582
CPC分类号： H01L27/11578 , H01L21/266 , H01L27/11582
摘要： 本发明是三维非易失性存储器件、存储系统及其制造方法。其公开了一种三维非易失性存储器件，所述三维非易失性存储器件包括：沟道结构，每个沟道结构包括层叠在衬底之上的沟道层并沿第一方向延伸，其中，所述沟道层分别包括阱区；垂直栅，所述垂直栅位于沟道结构之间并且彼此间隔开；以及阱拾取线，所述阱拾取线与沟道层的阱区接触，并且沿着与沟道结构交叉的第二方向延伸。
-
公开(公告)号：CN103515392A
公开(公告)日：2014-01-15
申请号：CN201310034620.2
申请日：2013-01-29
申请人： 爱思开海力士有限公司
发明人： 安泳洙
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/0207 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926
摘要： 本发明公开了一种半导体存储器件。在半导体存储器件中，在衬底的第一区和第二区中层叠有多个控制栅。在衬底的第二区的一部分中层叠有多个层间绝缘层。每个层间绝缘层被形成在与控制栅中的相应一个控制栅相同的水平处。多个子控制栅层叠在衬底的第一和第二区中并且插入在控制栅与层间绝缘层之间。公共节点穿通层间绝缘层和子控制栅。
-
公开(公告)号：CN103426824A
公开(公告)日：2013-12-04
申请号：CN201210548483.X
申请日：2012-12-17
申请人： 爱思开海力士有限公司
IPC分类号： H01L21/8247
CPC分类号： H01L27/11582 , H01L29/66833 , H01L29/7926
摘要： 本发明公开了一种制造非易失性存储器件的方法，所述方法包括以下步骤：形成具有多个层间电介质层和多个牺牲层的层叠结构，其中，层间电介质层和牺牲层交替地层叠在衬底之上；通过选择性地刻蚀层叠结构来形成暴露出衬底的一部分的第一孔；在第一孔中形成第一绝缘层；通过选择性地刻蚀第一绝缘层来形成暴露出衬底的一部分的第二孔；以及在第二孔中形成沟道层。
-
公开(公告)号：CN104821319B
公开(公告)日：2019-06-25
申请号：CN201410339815.2
申请日：2014-07-16
申请人： 爱思开海力士有限公司
发明人： 安泳洙
IPC分类号： H01L27/11521 , H01L29/78 , H01L29/10 , H01L29/49 , H01L29/423 , H01L21/336 , G11C16/14 , G11C13/00
CPC分类号： H01L29/42376 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C16/14 , G11C2213/71 , H01L27/115 , H01L29/4958 , H01L29/4991 , H01L29/66568 , H01L29/66666 , H01L29/78 , H01L29/7827
摘要： 一种半导体器件，包括：沟道层；栅绝缘层，其形成在所述沟道层的表面上；单元栅图案，其沿着所述栅绝缘层形成；以及电迁移(EM)图案，其形成在所述单元栅图案中，并且能够通过在所述单元栅图案和所述沟道层之间形成的电场来移动。
-
公开(公告)号：CN103515392B
公开(公告)日：2017-10-03
申请号：CN201310034620.2
申请日：2013-01-29
申请人： 爱思开海力士有限公司
发明人： 安泳洙
IPC分类号： H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
CPC分类号： H01L27/0207 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926
摘要： 本发明公开了一种半导体存储器件。在半导体存储器件中，在衬底的第一区和第二区中层叠有多个控制栅。在衬底的第二区的一部分中层叠有多个层间绝缘层。每个层间绝缘层被形成在与控制栅中的相应一个控制栅相同的水平处。多个子控制栅层叠在衬底的第一和第二区中并且插入在控制栅与层间绝缘层之间。公共节点穿通层间绝缘层和子控制栅。
-
公开(公告)号：CN104821319A
公开(公告)日：2015-08-05
申请号：CN201410339815.2
申请日：2014-07-16
申请人： 爱思开海力士有限公司
发明人： 安泳洙
IPC分类号： H01L27/115 , H01L29/78 , H01L29/10 , G11C16/34
CPC分类号： H01L29/42376 , G11C13/0002 , G11C13/004 , G11C13/0069 , G11C13/0097 , G11C16/14 , G11C2213/71 , H01L27/115 , H01L29/4958 , H01L29/4991 , H01L29/66568 , H01L29/66666 , H01L29/78 , H01L29/7827
摘要： 一种半导体器件，包括：沟道层；栅绝缘层，其形成在所述沟道层的表面上；单元栅图案，其沿着所述栅绝缘层形成；以及电迁移(EM)图案，其形成在所述单元栅图案中，并且能够通过在所述单元栅图案和所述沟道层之间形成的电场来移动。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.027 秒)
