公开(公告)号：CN105742484B

公开(公告)日：2018-09-28

申请号：CN201410763257.2

申请日：2014-12-11

Applicant: 力晶科技股份有限公司

Inventor： 徐懋腾

IPC: H01L45/00

CPC classification number: H01L27/2436 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/78 ,  G11C2213/79 ,  G11C2213/82 ,  H01L45/04

Abstract: 本发明公开一种电阻式随机存取存储器结构及其随机存取存储器操作方法，该电阻式随机存取存储器结构包括第一晶体管、第二晶体管与电阻式随机存取存储单元串。通过第一晶体管的第一端子与第二晶体管电连接，而使得第一晶体管与第二晶体管串联。电阻式随机存取存储单元串包括彼此电连接的多个存储单元，且电连接至第一晶体管的第二端子。

公开(公告)号：CN104123960B

公开(公告)日：2018-08-21

申请号：CN201310646378.4

申请日：2013-12-04

Applicant: 爱思开海力士有限公司

Inventor： 朴海赞 ,  金明燮 ,  李世昊 ,  李承润

IPC: G11C13/00

CPC classification number: G11C13/003 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0064 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0073 ,  G11C2013/0092 ,  G11C2213/15 ,  G11C2213/73

Abstract: 本发明提供一种电阻式存储器件，其包括：存储器单元阵列，该存储器单元阵列包括耦接于字线与位线之间的单位存储器单元，其中单位存储器单元包括串联耦接的数据储存材料和基于非硅衬底型双向存取器件；路径设定电路，耦接于位线与字线之间，适用于基于路径控制信号、正向写入命令和反向写入命令而向位线或字线提供编程脉冲；以及控制单元，适用于基于外部命令信号而提供写入路径控制信号、正向编程命令和反向编程命令。

公开(公告)号：CN108305656A

公开(公告)日：2018-07-20

申请号：CN201711399900.8

申请日：2017-12-22

Applicant: 西部数据技术公司

Inventor： Z.Z.班迪克 ,  催元镐 ,  J.库马尔

IPC: G11C13/00

CPC classification number: G11C13/0069 ,  G11C13/0097

Abstract: 存储设备包括接口、NVM设备和控制模块。控制模块可以被配置成接收第一写操作和第二写操作。第一写操作包括被配置为将NVM设备的单元置于相对低阻态的SET操作。控制模块还可以被配置为通过使电脉冲被施加到NVM设备的第一单元以将第一单元置于相对低阻态而来执行第一写操作。控制模块还可以被配置为在第一电脉冲已经结束前通过使电脉冲被施加到NVM设备的第二单元而来执行第二写操作。NVM设备的单个块包括第一单元和第二单元。

公开(公告)号：CN103324443B

公开(公告)日：2018-01-05

申请号：CN201310080560.8

申请日：2013-03-14

Applicant: 索尼公司

Inventor： 足立直大 ,  筒井敬一 ,  中西健一 ,  大久保英明 ,  藤波靖 ,  石井健

IPC: G06F3/06 ,  G06F13/16

CPC classification number: G06F12/0246 ,  G06F9/3004 ,  G06F12/0238 ,  G06F2212/7201 ,  G06F2212/7202 ,  G06F2212/7203 ,  G06F2212/7205 ,  G06F2212/7207 ,  G06F2212/7209 ,  G06F2212/7211 ,  G11C13/0069 ,  G11C13/0097 ,  G11C16/3436 ,  G11C2013/0076

Abstract: 本发明是存储控制装置、存储装置、信息处理系统及其处理方法。存储控制装置包括：预处理执行确定块，用于确定是否要执行擦除操作和编程操作的任何一个，作为在要对于作为写入操作对象的预定数据区域执行的写入操作中的预处理；以及预读处理块，用于如果所述确定的结果指示要执行所述预处理，则在所述写入操作之前从所述数据区域读出预读数据。所述装置进一步包括比特操作块，用于如果所述确定的结果指示要执行所述预处理，则执行所述预处理和作为后处理的、不是所述预处理的所述擦除和编程操作之一；并且如果所述确定的结果指示不要执行所述预处理，则执行所述后处理，而不执行所述预处理。

公开(公告)号：CN105225692B

公开(公告)日：2017-12-26

申请号：CN201510332780.4

申请日：2015-06-16

Applicant: 旺宏电子股份有限公司

Inventor： 柯文昇 ,  吴昭谊 ,  苏资翔 ,  李祥邦

IPC: G11C13/00 ,  G11C29/44

CPC classification number: G11C13/0097 ,  G11C11/5614 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/0021 ,  G11C13/0033 ,  G11C13/0069 ,  G11C29/50008 ,  G11C2213/79 ,  G11C2213/82

Abstract: 本发明公开了一种操作包括相变材料的第一存储单元的方法，其中第一存储单元是可编程的，以存储多个数据值中的一个数据值，所述数据值以第一存储单元的多个不重叠范围电阻表示。该方法包括：施加至少一测试脉冲给第一存储单元，以在一中间范围电阻建立第一存储单元的一单元电阻，该中间范围电阻包括多个表示所述数据值的这些不重叠范围电阻的第一与第二相邻范围之间的多个电阻值；以及在施加至少一测试脉冲给第一存储单元之后，依据中间范围电阻的单元电阻与中间范围电阻的一参考电阻的多个相对值，判断是否施加至少一热脉冲给第一存储单元。

公开(公告)号：CN106816172A

公开(公告)日：2017-06-09

申请号：CN201710041124.8

申请日：2017-01-17

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 李晓云 ,  陈后鹏 ,  李喜 ,  王倩 ,  宋志棠

IPC: G11C13/00

CPC classification number: G11C13/0097

Abstract: 本发明提供一种相变存储器的整体擦除装置，主要是在现有相变存储器的基础上单独增加了包含擦除使能开关、字线电压产生电路、擦除电压产生电路、位线擦除开关电路以及字线擦除开关等的整体擦除装置，以避免受二进制独热码译码器的限制，而应用本发明可以在整体擦除使能信号有效时，所有字线擦除开关开启，所有相变存储单元的选通管都开启，再通过位线擦除开关电路把擦除电压传送到位线上，实现相变存储器快速擦除的效果，而有效解决现有技术中，由于相变存储器没有一次整体擦除的功能，使得每次对整个相变存储器进行擦除时都不得不花费很长时间，进行数万次、上百万次甚至更多次的擦除操作的弊端。

公开(公告)号：CN104160450B

公开(公告)日：2017-06-09

申请号：CN201380012560.2

申请日：2013-02-26

Applicant: 松下知识产权经营株式会社

Inventor： 河野和幸 ,  上田孝典

IPC: G11C13/00 ,  G11C11/15

CPC classification number: H01L27/249 ,  G11C7/14 ,  G11C11/16 ,  G11C13/0004 ,  G11C13/0007 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/0054 ,  G11C2213/79 ,  H01L27/228 ,  H01L27/2436

Abstract: 非易失性半导体存储装置具备：被串联连接的多个固定电阻元件(R)；多个基准单元晶体管(T)；与多个基准单元晶体管(T)的栅极连接的基准字线(RWL)；与配置了多个固定电阻元件(R)的电阻路径的一端连接的第1基准数据线(RBL)；和与多个基准单元晶体管(T)的一端公共地连接的第2基准数据线(RSL)，多个基准单元晶体管(T)的另一端与固定电阻元件(R)之间的任意一个或者电阻路径的另一端连接。

公开(公告)号：CN106653079A

公开(公告)日：2017-05-10

申请号：CN201510724197.8

申请日：2015-10-30

Applicant: 华邦电子股份有限公司

Inventor： 侯拓宏 ,  王怡婷

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0066 ,  G11C2013/0073 ,  G11C2013/0092

Abstract: 本发明提供一种电阻式存储器装置及其写入方法，电阻式存储器装置包括电阻式记忆胞阵列以及控制单元。电阻式记忆胞阵列包括多个电阻式记忆胞。控制单元用以接收逻辑数据，判断逻辑数据的逻辑电平，并且从电阻式记忆胞当中选择一电阻式记忆胞。依据逻辑数据的逻辑电平，在写入期间，控制单元提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。因此，本发明可以增加读取记忆胞时其状态判断的准确性。

公开(公告)号：CN104685626B

公开(公告)日：2017-03-15

申请号：CN201380050346.6

申请日：2013-08-29

Applicant: 美光科技公司

Inventor： 杜赖·维沙克·尼马尔·拉马斯瓦 ,  米 ,  毕磊 ,  贝丝·R·曲克 ,  戴尔·W·柯林斯

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L45/1233 ,  G11C13/0007 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/12 ,  G11C2213/51 ,  G11C2213/55 ,  H01L21/02414 ,  H01L21/02483 ,  H01L27/24 ,  H01L27/2427 ,  H01L27/2481 ,  H01L45/04 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1246 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/1616

Abstract: 本发明涉及可包含电阻式存储器单元的电子设备、系统及方法，所述电阻式存储器单元具有作为两个电极之间的可操作可变电阻区域的结构，及安置于电介质与所述两个电极中的一者之间的区域中的金属障壁。所述金属障壁可具有结构及材料组合物以在所述电阻式存储器单元的编程或擦除操作期间提供高于第一阈值的氧扩散率，且在所述电阻式存储器单元的保留状态期间提供低于第二阈值的氧扩散率。本发明揭示额外的设备、系统及方法。

公开(公告)号：CN103403807B

公开(公告)日：2016-08-10

申请号：CN201280010795.3

申请日：2012-03-21

Applicant: 株式会社东芝

Inventor： 高岛章 ,  宫川英典 ,  藤井章辅 ,  松下大介

IPC: G11C13/00

CPC classification number: G11C13/0097 ,  G11C13/0002 ,  G11C13/0011 ,  G11C13/0064 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0088 ,  G11C2213/33 ,  G11C2213/77

Abstract: 根据一个实施例，非易失性半导体存储器设备包括存储器单元阵列和控制电路。该存储器单元阵列包括存储器单元，每一个存储器单元都包括可变电阻元件，其中在复位操作中流动的复位电流比在置位操作中流动的置位电流小不少于一个数量级。该控制电路对存储器单元执行复位操作和置位操作。该控制电路对处于低电阻状态并连接到选择的第一互连和选择的第二互连的所有存储器单元执行复位操作。