-
公开(公告)号：CN109728073A
公开(公告)日：2019-05-07
申请号：CN201811266348.X
申请日：2018-10-29
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/78 , H01L29/423 , H01L21/336
CPC分类号： H01L29/7813 , H01L27/088 , H01L29/0615 , H01L29/0634 , H01L29/0653 , H01L29/0865 , H01L29/0882 , H01L29/4236 , H01L29/4238 , H01L29/66734 , H01L29/7803 , H01L29/7811
摘要： 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括根据半导体器件的使用所期待的缓冲器部。具有缓冲器部的缓冲器区域被限定在栅极焊盘区域中，该栅极焊盘区域被限定在靠近半导体衬底的第一主表面的侧面上。在缓冲器区域中形成彼此接触的p型扩散层和n型柱层。p型扩散层和n型柱层被形成为缓冲器部的寄生电容，同时n型柱层电耦合到漏极。在Y轴方向上延伸的p型扩散层是缓冲器部的电阻并且电耦合到源极。
-
公开(公告)号：CN109728073B
公开(公告)日：2023-11-17
申请号：CN201811266348.X
申请日：2018-10-29
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/78 , H01L29/423 , H01L21/336
摘要： 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括根据半导体器件的使用所期待的缓冲器部。具有缓冲器部的缓冲器区域被限定在栅极焊盘区域中，该栅极焊盘区域被限定在靠近半导体衬底的第一主表面的侧面上。在缓冲器区域中形成彼此接触的p型扩散层和n型柱层。p型扩散层和n型柱层被形成为缓冲器部的寄生电容，同时n型柱层电耦合到漏极。在Y轴方向上延伸的p型扩散层是缓冲器部的电阻并且电耦合到源极。
-
公开(公告)号：CN104659026B
公开(公告)日：2019-02-15
申请号：CN201410674471.0
申请日：2014-11-21
申请人： 瑞萨电子株式会社
IPC分类号： H01L25/07 , H01L23/522
摘要： 本发明提供了一种性能改进的半导体器件。半导体衬底形成有单位MISFET元件。单位MISFET元件的各个源极区域经由第一源极互连线和第二源极互连线彼此电耦合。单位MISFET元件的各个栅电极经由第一栅极互连线彼此电耦合且经由第一栅极互连线电耦合至与第二源极互连线位于同一层中的第二栅极互连线。单位MISFET元件的各个漏极区域经由嵌入半导体衬底的沟槽中的导电插塞电耦合至背面电极。第一源极互连线和第一栅极互连线的每一条的厚度均小于第二源极互连线的厚度。在插塞之上，第一栅极互连线延伸。
-
公开(公告)号：CN109390387B
公开(公告)日：2023-04-14
申请号：CN201810886896.6
申请日：2018-08-06
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理，半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题，在半导体器件中，元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中，多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。
-
公开(公告)号：CN112103288A
公开(公告)日：2020-12-18
申请号：CN202010431545.3
申请日：2020-05-20
申请人： 瑞萨电子株式会社
摘要： 本公开的实施例涉及一种具有绝缘栅极场效应晶体管的半导体器件以及该半导体器件的制造方法。在半导体衬底(SUB)的一个主表面侧的第一区域内限定的单元区域EFR中，形成绝缘栅极型场效应晶体管(MFET)；在第一区域内限定的栅极焊盘区域GPR中，限定形成缓冲电路SNC的缓冲区域SNR。在第一区域和第二区域内，形成彼此间隔开的第一深沟槽和第二深沟槽，并且在第二区域中形成的多个第二深沟槽的至少一个宽度，小于在第二区域中形成的第一深沟槽的宽度。
-
公开(公告)号：CN109390387A
公开(公告)日：2019-02-26
申请号：CN201810886896.6
申请日：2018-08-06
申请人： 瑞萨电子株式会社
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本公开的实施例涉及半导体器件及其制造方法。根据超结结构中的热处理，半导体衬底容易因形成在深沟槽内的绝缘膜的收缩而翘曲。为了解决上述问题，在半导体器件中，元件区域和端子区域被限定在半导体衬底的一个主表面上。端子区域被布置为围绕元件区域。在端子区域中，多个埋置绝缘体以穿透n型扩散层和n型柱层并且到达n型外延层的方式从半导体衬底的主表面形成。埋置绝缘体形成在深沟槽内。多个埋置绝缘体布置为彼此相互相距一定距离呈岛状。
-
公开(公告)号：CN104659026A
公开(公告)日：2015-05-27
申请号：CN201410674471.0
申请日：2014-11-21
申请人： 瑞萨电子株式会社
IPC分类号： H01L25/07 , H01L23/522
CPC分类号： H01L29/0696 , H01L23/4824 , H01L23/49524 , H01L23/49551 , H01L23/49562 , H01L23/49575 , H01L23/528 , H01L24/36 , H01L24/37 , H01L24/40 , H01L27/088 , H01L29/0878 , H01L29/402 , H01L29/41741 , H01L29/4175 , H01L29/4238 , H01L29/665 , H01L29/66659 , H01L29/66689 , H01L29/7809 , H01L29/7813 , H01L29/7816 , H01L29/7835 , H01L2224/32245 , H01L2224/37011 , H01L2224/37147 , H01L2224/40095 , H01L2224/40245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48247 , H01L2224/73221 , H01L2224/73265 , H01L2224/83801 , H01L2224/8385 , H01L2224/84801 , H01L2224/8485 , H01L2224/92247 , H01L2924/13091 , H01L2924/181 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： 本发明提供了一种性能改进的半导体器件。半导体衬底形成有单位MISFET元件。单位MISFET元件的各个源极区域经由第一源极互连线和第二源极互连线彼此电耦合。单位MISFET元件的各个栅电极经由第一栅极互连线彼此电耦合且经由第一栅极互连线电耦合至与第二源极互连线位于同一层中的第二栅极互连线。单位MISFET元件的各个漏极区域经由嵌入半导体衬底的沟槽中的导电插塞电耦合至背面电极。第一源极互连线和第一栅极互连线的每一条的厚度均小于第二源极互连线的厚度。在插塞之上，第一栅极互连线延伸。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.027 秒)
