公开(公告)号：CN105874526A

公开(公告)日：2016-08-17

申请号：CN201480071634.4

申请日：2014-12-30

申请人： 皮克斯特隆尼斯有限公司

发明人： 艾伦·杰拉尔德·刘易斯 ,  马克·米伦科·托多罗维奇 ,  阿兰·布莱恩·纳迪格贝 ,  娜达·武科维奇-拉迪奇 ,  斯蒂芬·罗伯特·刘易斯

IPC分类号： G09G3/00 ,  G09G3/34

CPC分类号： G01R31/275 ,  G01R31/2621 ,  G09G3/006 ,  G09G3/3433 ,  G09G3/3466 ,  G09G2310/0262 ,  G09G2310/0267 ,  G09G2310/0275 ,  G09G2320/029 ,  G09G2320/045

摘要： 本发明提供用于包含虚设显示元件的显示设备的系统、方法及设备，所述虚设显示元件可在耦合到测试总线及耦合到驱动总线之间切换。当连接到所述驱动总线时，所述虚设显示元件的包含薄膜晶体管的电路组件经历暴露于典型操作信号下。当连接到所述测试总线时，所述显示设备可测试所述虚设显示元件电路组件的操作参数。

公开(公告)号：CN105259722A

公开(公告)日：2016-01-20

申请号：CN201510824468.7

申请日：2015-11-24

申请人： 京东方科技集团股份有限公司

发明人： 詹裕程 ,  张帅

IPC分类号： G02F1/1362 ,  G02F1/1368 ,  G01R31/27 ,  G01R31/28

CPC分类号： H01L27/3248 ,  G01R31/2607 ,  G02F1/1362 ,  G02F2001/136254 ,  H01L22/30 ,  H01L25/03 ,  H01L27/2481 ,  G02F1/136204 ,  G01R31/275 ,  G01R31/2827 ,  G02F1/1368 ,  G02F2001/136268

摘要： 本发明提供一种测试元件组及其制作方法、阵列基板及显示装置，该测试元件组包括多个待测试元件以及多个用于对所述待测试元件进行测试的测试电极，每一所述待测试元件与至少两个所述测试电极连接，其中，所述多个测试电极中包括至少一个测试电极，由至少两个待测试元件共用。本发明可减少测试电极的个数，降低测试成本以及测试元件组占用的空间，同时，对共用测试电极的不同待测试元件进行测试时，无需移动测试装置与共用测试电极的连接，降低了测试时间，提高了测试的时效性。

公开(公告)号：CN100533165C

公开(公告)日：2009-08-26

申请号：CN02820299.6

申请日：2002-08-12

申请人： 菲尼萨公司

发明人： M·J·哈吉-谢克 ,  J·R·比亚尔 ,  B·M·豪金斯 ,  S·拉比诺维奇 ,  J·K·冈特

IPC分类号： G01R31/316

CPC分类号： G01R31/275 ,  G01R31/2831 ,  G01R31/2863 ,  G01R31/2872 ,  G01R31/2874 ,  G01R31/2884 ,  H01S5/0021 ,  H01S5/005 ,  H01S5/423

摘要： 描述了执行半导体器件的晶片级老化(WLBI)的方法，其中，系统设置为具有至少两个电极(210、215)。电偏压(920)和/或热功率(925)施加在具有用于由晶片承载的半导体器件的前后电接触件的晶片(100)的每个侧面上。柔性导电层(910)描述为用于用电接触件来供给晶片的器件侧面上的引脚，和/或还用于保护晶片不受到施加到其表面上的机械压力。还描述了使用冷却系统(950)来使得可以施加均匀的温度到受到老化的晶片。晶片级老化这样执行，即，通过使用上部接触板来将电和机械接触(915)施加到用于半导体器件的单个接触件；使用下部接触板(910)来将电和机械接触施加到所述半导体晶片的衬底表面；从连接到所述上下接触板的电源通过所述上下第二接触板来给所述半导体器件提供电能(920)；根据特定的老化标准监测和控制给所述半导体器件的电能(935)一段时间；在所述一段时间(955)完成时去除电能；以及去除到给述半导体晶片的电和机械接触(965)。

公开(公告)号：CN103891144B

公开(公告)日：2016-11-09

申请号：CN201280052476.9

申请日：2012-10-24

申请人： 国际商业机器公司

发明人： 杨志坚 ,  王平川 ,  冯凯棣 ,  爱德华·J·小浩斯泰特

IPC分类号： H03K17/30 ,  H03K17/687

CPC分类号： H01L29/66477 ,  G01R31/275 ,  H01L21/326 ,  H01L29/7833

摘要： 本发明公开了用于修复晶体管的方法和装置，包括：给PFET的源极施加第一电压，给PFET的栅极施加第二电压，以及给PFET的漏极施加第三电压达预定时间。其中第一电压大于第二电压，并且第二电压大于第三电压。本发明人已经确定，通过施加这些电压，被捕获于栅极电介质内的空穴将会减少。以此方式，可以修复半导体结构或者使其恢复至或接近最初的操作特性。另一种实施例是通过给NFET的漏极施加第一电压、给NFET的栅极施加第二电压以及给NFET的源极施加第三电压达预定时间来修复NFET晶体管的方法和装置。第一电压大于第二电压，而第二电压大于第三电压。如同在第一实施例中所示出的，本发明的目的是修复晶体管。在NFET的情形中，电子在正常的操作期间聚积于栅极电介质上。通过按照所描述的方式来施加电压，可以修复晶体管以使其在处于或接近于最初的规范下操作。

公开(公告)号：CN104916622A

公开(公告)日：2015-09-16

申请号：CN201510316863.4

申请日：2011-02-16

申请人： 意法半导体股份有限公司

发明人： A·帕加尼

IPC分类号： H01L23/544

CPC分类号： G01R31/275 ,  G01R31/2853 ,  H01L21/76898 ,  H01L22/34 ,  H01L23/481 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本公开涉及半导体材料的主体和用于制造半导体材料的主体的方法。提供一种半导体材料的主体，其包括衬底(3)和至少一个第一通孔(10)，所述第一通孔(10)至少部分地延伸穿过所述衬底(3)并且具有掩埋在所述衬底(3)中并且从所述主体(2)的外部不可访问的第一末端(10b)，其特征在于，其包括集成在所述衬底(3)中的掩埋微电子结构(28)，以便电耦合到所述第一通孔(10)的所述第一末端(10b)，从而在所述衬底(3)中关闭电路径。

公开(公告)号：CN102473724B

公开(公告)日：2015-02-18

申请号：CN200980160430.7

申请日：2009-08-18

申请人： 飞思卡尔半导体公司

发明人： 比阿特丽斯·贝尔努 ,  勒内·埃斯科菲耶 ,  让·米切尔·雷内斯

IPC分类号： H01L29/78 ,  G01R31/26 ,  G01R31/28 ,  G01N27/04 ,  H01L29/06

CPC分类号： H01L29/7808 ,  G01R31/129 ,  G01R31/275 ,  H01L24/05 ,  H01L29/0696 ,  H01L29/7815 ,  H01L2224/04042 ,  H01L2224/4847 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/00

摘要： 晶体管功率开关器件(700，1000，1402)包括用于在半导体本体(101)的第一和第二面之间输送电流的垂直晶体管元件(108)的阵列。该器件还包括半导体监测元件(702，1002，1404)，该监测元件包括位于半导体本体(101)中的第一和第二半导体监测区域(704，706)和不同于晶体管阵列的电流传送导电层(110)的监测导电层(708，1004，1406)。半导体监测元件(702，1002，1404)提供了代表该晶体管阵列的半导体属性。测量半导体监测元件(702，1002，1404)的特性以作为晶体管阵列的特性的表示。通过测量并记录当晶体管功率开关器件是新的时的参数并且将其与器件(1402)操作之后的数值进行比较，来监测晶体管功率开关器件(1402)的源金属老化，其中该参数是监测导电层(1406)的方块电阻的函数。将测量的电流(IO)施加到监测导电层(1406)的细长的条状元件(1802)上的第一位置和条的一对横向延伸部的一个上的第一位置之间，并且测量在该细长的条状元件(1802)和所述的一对横向延伸部的另一个上的第二位置之间产生的相应的电压(ΔV)。

公开(公告)号：CN103891144A

公开(公告)日：2014-06-25

申请号：CN201280052476.9

申请日：2012-10-24

申请人： 国际商业机器公司

发明人： 杨志坚 ,  王平川 ,  冯凯棣 ,  爱德华·J·小浩斯泰特

IPC分类号： H03K17/30 ,  H03K17/687

CPC分类号： H01L29/66477 ,  G01R31/275 ,  H01L21/326 ,  H01L29/7833

摘要： 本发明公开了用于修复晶体管的方法和装置，包括：给PFET的源极施加第一电压，给PFET的栅极施加第二电压，以及给PFET的漏极施加第三电压达预定时间。其中第一电压大于第二电压，并且第二电压大于第三电压。本发明人已经确定，通过施加这些电压，被捕获于栅极电介质内的空穴将会减少。以此方式，可以修复半导体结构或者使其恢复至或接近最初的操作特性。另一种实施例是通过给NFET的漏极施加第一电压、给NFET的栅极施加第二电压以及给NFET的源极施加第三电压达预定时间来修复NFET晶体管的方法和装置。第一电压大于第二电压，而第二电压大于第三电压。如同在第一实施例中所示出的，本发明的目的是修复晶体管。在NFET的情形中，电子在正常的操作期间聚积于栅极电介质上。通过按照所描述的方式来施加电压，可以修复晶体管以使其在处于或接近于最初的规范下操作。

公开(公告)号：CN102881660A

公开(公告)日：2013-01-16

申请号：CN201210177603.X

申请日：2012-05-31

申请人： 富士通半导体股份有限公司

发明人： 奥津明彦 ,  斋藤仁 ,  冈野义明

IPC分类号： H01L23/00 ,  H01L23/528 ,  H01L23/58 ,  G01R31/28

CPC分类号： G01R31/275 ,  G01R31/2601 ,  G01R31/2884 ,  H01L22/32 ,  H01L23/522 ,  H01L23/564 ,  H01L23/585 ,  H01L2224/05554 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及一种半导体器件及测试方法，该半导体器件包括：半导体衬底，包括：元件区；内密封和外密封，形成在元件区上并分别具有第一开口部和第二开口部；多层互连结构，形成在衬底上并堆叠每层都包括配线层的多层层间绝缘膜；防潮膜，形成在被包含在多层互连结构中的第一层间绝缘膜和第二绝缘膜之间；第一部，从所述防潮膜的第一侧延伸并经过所述第一开口部；第二部，从所述防潮膜的第二侧延伸并经过所述第二开口部；以及配线图案，包括穿过所述防潮膜并连接所述第一部和所述第二部的通孔塞。

公开(公告)号：CN100495056C

公开(公告)日：2009-06-03

申请号：CN03826009.3

申请日：2003-02-20

申请人： 国际商业机器公司

发明人： A·加蒂克 ,  D·A·格罗施 ,  M·D·诺克斯 ,  F·莫提卡 ,  P·奈伊 ,  J·范霍恩 ,  P·S·祖霍斯基

IPC分类号： G01R31/26

CPC分类号： G01R31/2879 ,  G01R31/275 ,  G01R31/2856 ,  G01R31/3004 ,  G01R31/3008

摘要： 一种用于测试半导体电路(10)的方法，包括测试电路并在测试期间调节电路的阱偏置(14，18)。该方法通过在测试期间调节阱偏置改善了基于电压的和IDDQ测试和诊断的分辨率。另外，该方法在应力测试中提供了更有效的应力。该方法应用于IC，其中半导体阱(阱和/或衬底)与芯片VDD和GND分离地连线，允许在测试期间对阱电势的外部控制(40)。总之，本方法依赖于利用阱偏置来改变晶体管的阈值电压。

公开(公告)号：CN1987501A

公开(公告)日：2007-06-27

申请号：CN200510111997.9

申请日：2005-12-22

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 龚斌

IPC分类号： G01R31/26 ,  G01R31/00 ,  H01L21/66

CPC分类号： G01R31/2884 ,  G01R31/275

摘要： 一种测试器件的系统与方法。所述系统包括多个焊盘和耦合到多个器件的解码器。所述解码器被配置从所述多个焊盘接收多个选择信号，并至少基于与所述多个选择信号相关联的信息从所述多个器件选择器件。此外，所述系统包括连接到所选器件的一个或多个焊盘。所述一个或多个焊盘中的至少一个焊盘没有连接到所述多个器件中除所选器件之外的任何器件。所述一个或多个焊盘被用于测试所选器件。