基于不连续性的存储器单元读出

    公开(公告)号:CN1229806C

    公开(公告)日:2005-11-30

    申请号:CN01132966.1

    申请日:2001-09-10

    申请人: 惠普公司

    发明人: J·N·霍甘

    IPC分类号: G11C7/00

    摘要: 本发明以一种新的存储器单元读出方案(系统和方法)为特征,其使一个存储器单元的状态以更高的精度被加以确定。在一个方面,本发明的特征在于一种存储器单元读出方案,其中一个存储器单元被寻址,在一数值范围内的一个输入信号施加到该被寻址的存储器单元,然后根据对所施加的输入信号值的检测电响应中的不连续性读出该存储器单元的状态。

    基于不连续性的存储器单元读出

    公开(公告)号:CN1365116A

    公开(公告)日:2002-08-21

    申请号:CN01132966.1

    申请日:2001-09-10

    申请人: 惠普公司

    发明人: J·N·霍甘

    IPC分类号: G11C7/00

    摘要: 本发明以一种新的存储器单元读出方案(系统和方法)为特征,其使一个存储器单元的状态以更高的精度被加以确定。在一个方面,本发明的特征在于一种存储器单元读出方案,其中一个存储器单元被寻址,在一数值范围内的一个输入信号施加到该被寻址的存储器单元,然后根据对所施加的输入信号值的检测电响应中的不连续性读出该存储器单元的状态。

    一种用于倒装封装的DDR接口
    4.
    发明公开

    公开(公告)号:CN108766489A

    公开(公告)日:2018-11-06

    申请号:CN201810862722.6

    申请日:2018-08-01

    IPC分类号: G11C11/36

    CPC分类号: G11C11/36

    摘要: 本发明公开了一种用于倒装封装的DDR接口,包括靠近芯片内部的主驱动单元,该主驱动单元从左到右或者从右到左依次包括:P型二极管、上拉单元、下拉单元和N型二极管,横向电源RDL从外侧依次横向连接P型二极管和上拉单元,并纵向连接电源焊球;横向地RDL从外侧依次横向连接N型二极管和下拉单元,并纵向连接地焊球;信号RDL纵向穿过上拉单元和下拉单元之间,并纵向连接信号焊球;信号RDL从内侧依次横向连接上拉单元和P型二极管,同时从内侧依次横向连接下拉单元和N型二极管。减少底层非RDL金属线层数。

    编程、读取及擦除存储-二极管阵列中的存储-二极管的方法

    公开(公告)号:CN101084555A

    公开(公告)日:2007-12-05

    申请号:CN200580043866.X

    申请日:2005-12-20

    IPC分类号: G11C16/10

    CPC分类号: G11C11/36

    摘要: 一种存储阵列(140)包括第一和第二组导体(142)、(144)以及数个存储-二极管(130),各个存储-二极管顺向连接该第一组导体(BL)(142)和该第二组导体(WL)(144)。在顺向从高电位至低电位施加电位通过选择的存储-二极管(130),预定编程该选择的存储-二极管(130)。在该预定编程期间,提供该阵列(140)中之各其它存储-二极管(130)在其顺向之通过其中之较其临界电压低的电位。藉由在反向从高电位至低电位施加通过存储-二极管(130)的电位可建立各存储-二极管(130)的临界电压。藉由如此建立足够的临界电压,以及藉由选择施加至该阵列(140)之导体之适当电位,可避免漏电流和干扰等相关问题。