利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

151 条记录 (耗时 0.015 秒)

    Tristate-Treiberschaltung
    43.
    发明公开
    Tristate-Treiberschaltung 失效
    三态驱动电路。

    公开(公告)号：EP0090255A2

    公开(公告)日：1983-10-05

    申请号：EP83102543.2

    申请日：1983-03-15

    申请人： International Business Machines Corporation

    发明人： Moser, John Jacob, Jr.

    IPC分类号： H03K19/003 ,  H03K19/094

    CPC分类号： H03K19/09429 ,  H03K19/00315 ,  H03K19/01721 ,  H03K19/09425

    摘要： Es wird eine Tristate-Treiberschaltung mit zwei in Reihe liegenden Ausgangstransistoren, an deren den Schaltungsausgang bildenden Verbindungspunkt (14) eine kapazitive Last (CL) angeschlossen ist, angegeben, die vor zerstörenden Kurzschlußströmen geschützt ist. Diese treten nämlich dann auf, wenn an den Ausgängen zweier an eine gemeinsame Ausgangsleitung angeschlossener Tristate-Treiberschaltungen entgegengesetzte logische Pegel vorhanden sind. Zur Verhinderung solcher zerstörender Kurzschlußströme ist der Schaltstrecke jedes der beiden Ausgangstransistoren (18 bzw. 22), die im leitenden Zustand eine niedrige Impedanz aufweisen, die Schaltstrecke eines zusätzlichen Ausgangstransistors (17 bzw. 21) parallelgeschaltet, der im leitenden Zustand eine hohe Impedanz aufweist. Die Steuerelektroden dieser bezüglich ihrer Schaltstrecken parallel liegenden Ausgangstransistoren sind über ein differenzierends RC-Glied (C1, R1 bzw. C2, R2) miteinander gekoppelt. Dadurch wird beim Anlegen eines Steuerimpulses der Ausgangstransistor niedriger Impedanz (18 bzw. 22) kurzzeitig von einem hohen Stromstoß zur Änderung des Ausgangspotentials der Treiberschaltung durchfiossen. Der nach dem Nichtleitendwerden dieses Ausgangstransistors zum Aufrechterhalten des Ausgangspotentials nur erforderliche geringe Strom fließt durch den parallelgeschalteten Ausgangstransistor hoher impedanz (17 bzw. 21). Dieser begrenzt auch eventuell auftretende Kurzschlußströme auf ungefährliche Werte. +v

    摘要翻译： 这是一个三态驱动器电路具有串联的两个输出晶体管，在它们的连接到电容性负载被连接在电路的输出（14）的点形成（CL）指示从损坏Kuzschlußströmen保护。 这些发生即，如果相反的逻辑电平是存在于连接到公共输出线三态驱动器电路的两个输出。 为了防止并联连接的每一个具有在导通状态下的低阻抗，具有在导通状态的高阻抗的附加输出晶体管（17或21）的开关部分的两个输出晶体管（18或22）的开关路径的这种破坏性的短路电流。 这些相对于控制电极到其切换路径并行输出晶体管经由耦合到彼此微分RC元件（C1，R1，C2，R2）相连接。 由此，输出晶体管的低阻抗（18或22）由高电流浪涌被瞬间遍历根据控制脉冲的应用程序来改变驱动器电路的输出电位。 用于保持仅要求低电流输出电位的Nichtleitendwerden之后该输出晶体管流过并联连接的输出晶体管的高阻抗（17或21）。 这也限制了任何可能的短路电流到安全水平。

    Method for stripping peel-apart conductive structure
    45.
    发明公开
    Method for stripping peel-apart conductive structure 失效
    Verfahren zum Abheben trennbarerleitfähigerStrukturen。

    公开(公告)号：EP0087551A2

    公开(公告)日：1983-09-07

    申请号：EP83100017.9

    申请日：1983-01-04

    申请人： International Business Machines Corporation

    发明人： McBride, Donald Gene

    IPC分类号： H05K3/20 ,  C25C7/08

    CPC分类号： H05K3/00 ,  B29C63/0013 ,  H05K3/025 ,  H05K2203/0152 ,  H05K2203/0726 ,  H05K2203/0786 ,  Y10T156/1111

    摘要： When making printed circuit boards from peel-apart structures, a fluid is applied between the carrier member and the conductive member of the peel-apart structure during the peel apart operation. The fluid reduces the bonding strength between the carrier member and the conductive member and thus maintains the integrity of the conductive member as the carrier member is peeled away.

    摘要翻译： 当从剥离结构制造印刷电路板时，在剥离操作期间，在载体构件和剥离结构的导电构件之间施加流体。 该流体降低了承载构件和导电构件之间的结合强度，并因此在承载构件被剥离时保持导电构件的完整性。

    Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
    47.
    发明公开
    Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert 失效
    方法和电路装置用于测试集成用三态驱动器电路交换网络，该网络在高输出阻抗的状态控制这些。

    公开(公告)号：EP0074417A1

    公开(公告)日：1983-03-23

    申请号：EP81107134.9

    申请日：1981-09-10

    申请人： IBM DEUTSCHLAND GMBH ,  International Business Machines Corporation

    发明人： Blum, Arnold ,  Schettler, Helmut

    IPC分类号： G01R31/28

    CPC分类号： G01R31/316

    摘要： Um sämtliche Prüfantworten eines Schaltnetzes, über das eine Tristate-Treiberschaltung in den Zustand hoher Ausgangsimpedanz steuerbar ist und das zusammen mit ihr auf einem Halbleiterchip integriert ist, an ihrem Ausgang abnehmen zu können, ist das Schahnetz über ein erstes ODER-Glied (6) an den Steuereingang (2) der Tristate-Treiberschaltung angeschlossen. Außerdem ist es über ein zweites ODER-Glied (7) mit dem Dateneingang der Tristate-Treiberschaltung verbunden, so daß seine Prüfantworten ihr als Datensignale zugeleitet werden. An den Steuereingang ist zusätzlich eine Leitung (8) angeschlossen. Durch ein ihr zugeführtes elektrisches Potential wird während der Prüfung des Scha l tnetzes verhindert, daß diejenigen seiner Ausgangssignale, die den Zustand hoher Ausgangsimpedanz der Tristate-Treiberstufe hervorrufen wollen, diesen herbeiführen können. Stattdessen gelangen diese Ausgangssignale auch an den Dateneingang (1) der Tristate-Treiberstufe und können an deren Ausgang (invertiert) abgenommen werden.

    摘要翻译： 至一个交换网的所有探测响应在其上的三态驱动器电路是在高输出阻抗，并且其状态可控制与她一起集成在半导体芯片上，在其输出端以减小，开关电路经由第一OR门（6）连接 连接到Tristote驱动器电路的控制输入端（2）。 此外，它是一个第二OR-构件连接到所述三态驱动器电路的数据输入（7），使得其探测响应将被发送给它作为数据信号。 到控制输入线（8）被附加地连接。 由开关网络，谁想要导致其输出信号的三态驱动器级的高输出阻抗状态的测试期间防止电势向其供给，可诱发此。 相反，这些输出信号也被馈送到三态驱动器级的输入数据（1），并且可以在输出端（反相）abenommen。

    Substrat für Halbleiterchips
    48.
    发明公开
    Substrat für Halbleiterchips 失效
    SubstratfürHalbleiterchips。

    公开(公告)号：EP0070533A2

    公开(公告)日：1983-01-26

    申请号：EP82106401.1

    申请日：1982-07-16

    申请人： International Business Machines Corporation

    发明人： Dougherty, William Edwin, Jr. ,  Greer, Stuart Eugene ,  Nestork, William John ,  Norris, William Tilden

    IPC分类号： H01L23/52

    CPC分类号： H01L23/5385 ,  H01L2224/16225 ,  H01L2924/15312

    摘要： Es wird ein aus streifenförmigen Lamellen (12) zusammengesetztes Substrat (10) für Halbleiterchips beschrieben, in dessen Inneren zwei Gruppen von Leiterzügen (14a, 14c; 14d) jeweils auf den Vorderseiten der Lamellen verlaufen. Die Leiterzüge (14a, 14c) der ersten Gruppe beginnen und enden auf der oberen Fläche des Substrates, die der zweiten Gruppe erstrecken sich von der oberen zur unteren Fläche des Substrates und führen an Verbindungsstifte (36). Die Leiterzugsenden sind in sich in Längsrichtung des Substrates wiederholenden Mustern (20) angeordnet, die durch von Leiterzugsenden freie Streifen (22) getrennt sind. Diese dienen der Unterbringung der Oberflächenmetallisierung (26). Die Leiterzüge erstrecken sich zum Teil innerhalb eines Musters, zum Teil dienen sie der Verbindung mit benachbarten Mustern. In einem Muster können verschiedene Halbleiterchips angeordnet werden.

    摘要翻译： 1.一种用于半导体芯片的基板，其中a）在内部提供两组导体（14a，14c; 14d）b）在基板（10）c的表面上开始和结束的第一组的导体（14a，14c） ）第二组的导体（14d）从衬底的上表面延伸到下表面并导通到连接器引脚（36）d）导体端部沿图案（20）布置，沿着衬底的纵向方向重复， 所述图案由条（22）分开，而不具有上基板表面的导体端e）第一组的导体（14c）的一部分在导体端部的图案内延伸，其特征在于，f）导体的另一部分 第一组用于相邻图案的连接g）部分导体端经由表面金属化（26）连接到用于半导体芯片的焊盘（24），以及相邻图案的另一部分到导体端，并且h） 一种行为模式 端部可以接收多个不同的半导体芯片并将它们连接到相同图案或相邻图案中的其它半导体芯片。

    Electronic package
    49.
    发明公开
    Electronic package 失效
    Elektronische Packung。

    公开(公告)号：EP0061592A2

    公开(公告)日：1982-10-06

    申请号：EP82101551.8

    申请日：1982-03-01

    申请人： International Business Machines Corporation

    发明人： Lipschutz, Lewis D. ,  Meagher, Ralph Ernst ,  Presti, Frank Patrick

    IPC分类号： H01L23/42 ,  H01L23/36

    CPC分类号： H01L23/433 ,  H01L2224/16 ,  H01L2224/73253 ,  H01L2924/01004 ,  H01L2924/15312 ,  H01L2924/16152

    摘要： A cooling system for an electronic package has a support substrate (12) with at least one electronic device (20) and a cover (14) in spaced proximity to the device. A thermal bridge for conducting heat from the device to the cover includes a relatively thick (24) metal sheet provided with cuts that define at least one tab element (34, 35) with grooves (30, 32) that make it bendable. Spring means (26) selectively urge the tab element into contact with the device.

    摘要翻译： 用于电子封装的冷却系统具有支撑基板（12），所述支撑基板具有与所述装置间隔开的至少一个电子装置（20）和盖（14）。 用于将热量从装置传导到盖的热桥包括相对厚的（24）金属片，其设置有切口，所述切口限定具有使其可弯曲的凹槽（30,32）的至少一个突片元件（34,35）。 弹簧装置（26）选择性地促使拉片元件与装置接触。

    Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen
    50.
    发明公开
    Schaltung zum Angleichen der Signalverzögerungszeiten von miteinander verbundenen Halbleiterschaltungen 失效
    电路，用于调整互连半导体电路的信号延迟时间。

    公开(公告)号：EP0057351A2

    公开(公告)日：1982-08-11

    申请号：EP82100160.9

    申请日：1982-01-12

    申请人： International Business Machines Corporation

    发明人： Dorler, Jack Arthur ,  Jenkins, Michael Owen ,  Mosley, Joseph Michael ,  Weitzel, Stephen Douglas

    IPC分类号： G05F1/46

    CPC分类号： G05F1/466

    摘要： Bei dieser Schaltung, die als Regelschaltung auf jedem Halbleiterchip vorgesehen ist und eine Phasenvergleichsschaltung enthält, in der die Frequenz eines den Sollwert der Signalverzögerung charakterisierenden, extern zugeführten Impulszuges mit der Frequenz eines auf dem Halbleiterchips befindlichen steuerbaren Oszillators verglichen wird, ist eine Zusatzschaltung vorgesehen. Sie ist an die Phasenvergleichsschaltung angeschlossen und besitzt drei Ausgänge, um anzuzeigen, ob die Frequenz des steuerbaren Oszillators kleiner, gleich oder größer als die des extern zugeführten lmpulszuges ist. Die Zusatzschaltung ist aus drei Verknüpfungsgliedern aufgebaut. Die Ausgänge der beiden Verknüpfungsglieder, die anzeigen, daß die Frequenz des steuerbaren Oszillators höher bzw. niedriger ist als die des extern zugeführten Impulszuges, sind an das dritte Verknüpfungsglied, das Frequenzgleichheit anzeigt, angeschlossen. Die Verknüpfungsglieder sind als NOR-Glieder realisiert.

    摘要翻译： 在该电路中，其被提供为每一个半导体芯片上的控制电路，以及包括其中的信号延迟特征的目标值的频率，外部提供的脉冲序列与位于半导体芯片可控振荡器，提供一个附加电路的频率相比较的相位比较电路。 它被连接到相位比较电路和具有三个输出，以指示该可控振荡器的频率是否比所述外部提供的lmpulszuges小于，等于或更大。 附加电路由三个逻辑门。 两个栅极，这表明，所述可控振荡器的频率是高于或低于所述外部提供的脉冲序列的较低的输出，被连接到第三栅极，表明连接的频率相等。 栅极被实现为NOR门。