Abstract:
Hardening device comprising at least two materials, one of them having a number of atomic charges (Z) with respect to the other material. One of said materials is provided in the form of inserts placed into a layer formed by the other material. The hardening device is then obtained by piling such layers, the density of inserts varying from one layer to another, therefore varying the number (Z) resulting from the hardening device throughout its thickness according to a predefined law.
Abstract:
Selon un mode de réalisation de l'invention, les composants électroniques discrets ou intégrés, sont encapsulés chacun dans un boîtier, par exemple plastique; les boîtiers sont ensuite montés sur une carte de circuit imprimé, par exemple époxy. L'ensemble composants et carte est recouvert d'une première couche relativement épaisse, constituée par un composé organique et assurant une fonction de nivellement, puis d'une couche telle qu'un composé métallique minéral, ayant pour fonction d'assurer l'herméticité de l'ensemble.
Abstract:
According to the method of the invention, conductive leads are directly wired onto a semiconductor wafer carrying a large number of chips, the wafer is bonded to a resilient film and cut to separate each chip, after which the film is stretched to space the chips; the totality of the chips and leads are then held in an insulating material such as a polymerizable resin, and, after polishing, metal plating is applied over the leads to connect them to the sides of the chips; the assembly is then cut in order to separate the chips.
Abstract:
The solid-state device includes at least one chip on a support. The chip (12) is coated with an electrically insulating and heat stable material (13). Through the electrically insulating and heat stable material (13) pass electrical connection leads (16) which connect the chip sites (15) to metallic contact pads (14), the leads (16) being substantially perpendicular both to said sites (15) and said metallic contact pads (14).
Abstract:
L'invention a pour objet la réalisation de connexions coaxiales pour les liaisons d'entrée/sortie du composant et/ou du boîtier qui l'encapsule. Plus précisément, le composant placé dans un boîtier (B) est connecté classiquement par fils à son boîtier; les fils sont ensuite recouverts d'une première couche isolante (21) puis d'une deuxième couche conductrice (24) de telle sorte que cette deuxième couche soit reliée aux plots de masse (PE1) du boîtier. Les couches (21, 24) forment ainsi avec les fils de connexion (F) des structures coaxiales réalisées collectivement. Un processus analogue est utilisé pour les connexions (P) d'entrée/sortie du boîtier lui-même.
Abstract:
In one embodiment, the discreet or integrated electronic components are each encapsulated in a package which may, for example, be plastic. The packages are then mounted on a printed circuit board made, for example, from epoxy. The assembled components and board are covered with a first relatively thick layer of an organic compound providing a levelling function, followed by a second layer consisting, for example, of a mineral metallic compound which serves to hermetically seal the assembly.
Abstract:
La présente invention a pour objet l'interconnexion de boîtiers empilés, chacun des boîtiers encapsulant par exemple une pastille semi-conductrice contenant un circuit intégré, une mémoire par exemple. A cet effet, des boîtiers munis de broches de connexion (21) sont empilés et rendus solidaires les uns des autres, à l'aide d'un enrobage de résine par exemple. Les broches des boîtiers sont découpées de sorte à venir affleurer les faces (31, 32) de l'empilement (3). La connexion (C) des boîtiers entre eux et de ceux-ci à des plots de connexion (35) de l'empilement est réalisée sur les faces de l'empilement. Les plots de connexion sont, le cas échéant, munis de broches (36) de connexion.