公开(公告)号：JP2007165853A

公开(公告)日：2007-06-28

申请号：JP2006282725

申请日：2006-10-17

申请人： Seiko Instruments Inc ,  セイコーインスツル株式会社

发明人： SAITO NAOTO ,  KITAJIMA YUICHIRO

IPC分类号： H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

CPC分类号： H01L29/405 ,  H01L29/402 ,  H01L29/41725 ,  H01L29/41775 ,  H01L29/4983 ,  H01L29/7834 ,  H01L29/7835

摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method having a short term of work capable of achieving a power management semiconductor device and an analog semiconductor device that have low power consumption, high drive capacity, and high precision. SOLUTION: In the manufacturing method of the power management semiconductor device and the analog semiconductor device including a CMOS, a substance having high thermal conductivity is additionally provided above a semiconductor region constituting a low-concentration drain so as to expand the drain region, which contributes to a promotion of thermal conductivity (thermal emission) in the drain region during a surge input and leads to suppression of local temperature increase, prevention of thermal destruction, and improvement in the degree of design freedom in transistors. COPYRIGHT: (C)2007,JPO&INPIT

摘要翻译： 解决的问题：提供具有能够实现低功耗，高驱动能力和高精度的功率管理半导体器件和模拟半导体器件的短期工作的制造方法。 解决方案：在电源管理半导体器件和包括CMOS的模拟半导体器件的制造方法中，在构成低浓度漏极的半导体区域的上方另外设置具有高导热性的物质，以扩大漏极区域 ，其有助于在浪涌输入期间促进漏极区域中的导热性（热发射），并且导致局部温度升高的抑制，防止热破坏以及晶体管的设计自由度的提高。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2007053185A

公开(公告)日：2007-03-01

申请号：JP2005236389

申请日：2005-08-17

申请人： Oki Electric Ind Co Ltd ,  沖電気工業株式会社

发明人： MITA MITSURO ,  UMIBE KATSUAKI

IPC分类号： H01L21/338 ,  H01L21/28 ,  H01L29/41 ,  H01L29/417 ,  H01L29/778 ,  H01L29/812

CPC分类号： H01L29/452 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/7783

摘要： PROBLEM TO BE SOLVED: To make lower an ohmic contact resistance between an ohmic electrode and an electron traveling layer from the value than to do when the ohmic electrode is provided at the depth shallower than that of the hetero interface. SOLUTION: The ohmic electrode 62 is provided on the configuration having: the electron traveling layer 20 made of a first semiconductor layer formed on the substrate 16; an electron supply layer 22 including a second semiconductor layer having an electron affinity smaller than that of the first semiconductor layer for hetero junction with the electron traveling layer; and a two-dimensional electron layer 36 induced in the electron traveling layer near the hetero junction 34. The end of the ohmic electrode in the side of the principal surface 16a of the substrate 16 is arranged in the electron traveling layer at the depth deeper than that of the hetero interface through the electron running layer, and a contact resistance between the ohmic electrode and the electron running layer is made lower than it is when the end 66 of the principal surface of the substrate is arranged at the depth shallower than the hetero interface. COPYRIGHT: (C)2007,JPO&INPIT

摘要翻译： 要解决的问题：为了使欧姆电极和电子传播层之间的欧姆接触电阻值低于在比异质界面浅的深度处提供欧姆电极时的值。 解决方案：欧姆电极62具有：形成在基板16上的由第一半导体层构成的电子传播层20; 电子供给层22，其具有比与第一半导体层的电子亲和性小的电子亲和力的第二半导体层，用于与电子传播层的异质结; 以及在异质结34附近的电子传播层中感应的二维电子层36.基板16的主面16a侧的欧姆电极的端部配置在电子传播层的深度比 通过电子运行层的异质界面的电阻和欧姆电极与电子运行层之间的接触电阻比基板的主表面的末端66布置在比异质体更浅的深度时 接口。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：JP2006005005A

公开(公告)日：2006-01-05

申请号：JP2004177151

申请日：2004-06-15

申请人： Toshiba Corp ,  株式会社東芝

发明人： SAITO WATARU ,  OMURA ICHIRO

IPC分类号： H01L21/338 ,  H01L21/28 ,  H01L21/76 ,  H01L27/06 ,  H01L27/095 ,  H01L29/06 ,  H01L29/20 ,  H01L29/40 ,  H01L29/41 ,  H01L29/417 ,  H01L29/47 ,  H01L29/778 ,  H01L29/812 ,  H01L29/872 ,  H01L31/109

CPC分类号： H01L29/404 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L27/0605 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41725 ,  H01L29/7787 ,  H01L29/872 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2924/00014 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

摘要： PROBLEM TO BE SOLVED: To provide a nitrogen-compound-containing semiconductor device which is provided with heterostructure that is formed on a silicon substrate and includes a nitrogen-compound-containing semiconductor layer, and which has high breakdown voltage of several hundreds V or more. SOLUTION: The nitrogen-compound-containing semiconductor device is provided with a silicon substrate, a first aluminum nitride gallium (Al x Ga 1-x N(0≤x≤1)) layer that is formed like an island as a channel layer on the silicon substrate, and second aluminum nitride gallium (Al y Ga 1-y N(0≤y≤1, x COPYRIGHT: (C)2006,JPO&NCIPI

摘要翻译： 要解决的问题：提供一种含氮化合物的半导体器件，其具有形成在硅衬底上并且包含含氮化合物的半导体层的异质结构，并且具有几百个高的击穿电压 V以上。 解决方案：含氮化合物的半导体器件设置有硅衬底，第一氮化铝镓（Al x Ga 1-x N（0≤ x≤1））层，作为硅衬底上的沟道层形成为岛状，并且第二氮化铝镓（Al 3 S） 在第一氮化铝镓层上形成作为第一导电型或i型阻挡层的层）。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP2005353703A

公开(公告)日：2005-12-22

申请号：JP2004170536

申请日：2004-06-08

申请人： Nec Compound Semiconductor Devices Ltd ,  Nec化合物デバイス株式会社

发明人： TSUBAKI SHIGEKI

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/78

CPC分类号： H01L29/66659 ,  H01L29/0696 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/402 ,  H01L29/41725 ,  H01L29/4175 ,  H01L29/41758 ,  H01L29/7835

摘要： PROBLEM TO BE SOLVED: To provide a horizontal MOSFET which has the large breakdown voltage at the drain-source junction and is reduced in drain-source coupling capacitance.
SOLUTION: By introducing an n-type dopant such as As, Sb, and phosphorus into an n
+ substrate 110, boron atoms, Al atoms, etc. contained in a p
+ introduction layer 114 and As atoms, Sb atoms, phosphorus atoms, etc. contained in the n
+ substrate 110 attract each other by Coulomb's force at the time of heat treatment of a p
+ source buried layer 112a, etc., resulting in suppression of the rising up of the n
+ substrate 110. By this method, the effective epitaxial thickness can be large. Consequently, the n-channel type horizontal MOSFET 100 having the large breakdown voltage at the drain-source junction and reduced in drain-source coupling capacitance can be materialized.
COPYRIGHT: (C)2006,JPO&NCIPI

摘要翻译： 要解决的问题：提供一种在漏极 - 源极结处具有大的击穿电压并且减少漏极 - 源极耦合电容的水平MOSFET。 解决方案：通过将诸如As，Sb和磷的n型掺杂剂引入到n 衬底110中，包含在p + 衬底110中的硼原子，Al原子等， / SP>引入层114和包含在n + 衬底110中的As原子，Sb原子，磷原子等在热处理时以库仑力吸引彼此， 源极掩埋层112a等，导致抑制n + 衬底110的上升。通过该方法，有效的外延厚度可以很大。 因此，可以实现在漏极 - 源极结处具有大的击穿电压并且减小漏极 - 源极耦合电容的n沟道型水平MOSFET 100。 版权所有（C）2006，JPO＆NCIPI

公开(公告)号：JP3723780B2

公开(公告)日：2005-12-07

申请号：JP2002098033

申请日：2002-03-29

申请人： ユーディナデバイス株式会社

发明人： 和孝 井上 ,  均 生松

IPC分类号： H01L21/338 ,  H01L29/06 ,  H01L29/40 ,  H01L29/417 ,  H01L29/812

CPC分类号： H01L29/402 ,  H01L29/41725 ,  H01L29/66863 ,  H01L29/812

公开(公告)号：JP2005093864A

公开(公告)日：2005-04-07

申请号：JP2003327654

申请日：2003-09-19

申请人： Toshiba Corp ,  株式会社東芝

发明人： SAITO WATARU ,  OMURA ICHIRO

IPC分类号： H01L21/338 ,  H01L29/06 ,  H01L29/20 ,  H01L29/40 ,  H01L29/417 ,  H01L29/778 ,  H01L29/812

CPC分类号： H01L29/404 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/7787

摘要： PROBLEM TO BE SOLVED: To improve a switching speed, while suppressing the gate leakage current in a semiconductor device for electric power of nitride.
SOLUTION: The semiconductor device for electric power has a first semiconductor layer of non-doped Al
X Ga
1-X N (0≤X≤1), and a second semiconductor layer 2 of non dope or n-type Al
Y Ga
1-Y N (0≤Y≤1, X

摘要翻译： 要解决的问题：为了提高开关速度，同时抑制用于氮化物电力的半导体器件中的栅极漏电流。 解决方案：用于电力的半导体器件具有非掺杂的第一半导体层，其具有非掺杂的Al x SB（x，y），N（0≤X≤1）的第一半导体层，以及 非掺杂或n型Al 2 O 3（0≤Y≤1，X

公开(公告)号：JP2018198311A

公开(公告)日：2018-12-13

申请号：JP2018084960

申请日：2018-04-26

申请人： ツィンファ ユニバーシティ ,  鴻海精密工業股▲ふん▼有限公司

发明人： 張 金 ,  魏 洋 ,  姜 開利 ,  ▲ハン▼ 守善

IPC分类号： H01L29/786 ,  B82Y30/00 ,  H01L29/06

CPC分类号： H01L51/0048 ,  B82Y30/00 ,  H01L21/02425 ,  H01L21/02631 ,  H01L29/0673 ,  H01L29/41725 ,  H01L51/444

摘要： 【課題】半導体構造及びその半導体構造を含む半導体部品を提供する。 【解決手段】半導体構造100は、半導体層104、カーボンナノチューブ102及び導電フィルム106を含む。半導体層の厚さが1ナノメートル〜100ナノメートルであり、半導体層が第一表面及び第一表面と対向して設置される第二表面を含み、カーボンナノチューブが半導体層の第一表面に設置される。導電フィルムは、堆積する方法によって、半導体層の第二表面に形成され、半導体層をカーボンナノチューブと導電フィルムとの間に設置させ、カーボンナノチューブ、半導体層及び導電フィルムが積層して、多層の立体構造を形成する。 【選択図】図1

公开(公告)号：JP2018014494A

公开(公告)日：2018-01-25

申请号：JP2017134344

申请日：2017-07-10

申请人： 株式会社半導体エネルギー研究所

发明人： 山崎 舜平 ,  中島 基 ,  馬場 晴之

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H01L21/363 ,  H01L51/50 ,  H01L27/32 ,  G09F9/30 ,  C23C14/08 ,  H01L29/786

CPC分类号： H01L29/7869 ,  C01G1/02 ,  C23C14/086 ,  H01L29/41725 ,  H01L29/4232 ,  H01L29/78648 ,  H01L29/78693 ,  H01L29/78696

摘要： 【課題】新規な金属酸化物を提供する。または、半導体装置に良好な電気特性を付与する。 【解決手段】複数のエネルギーギャップを有する金属酸化物であって、金属酸化物は、伝導帯下端のエネルギー準位が高い第1の領域と、第1の領域よりも伝導帯下端のエネルギー準位が低い第2の領域と、を有し、第2の領域は、第1の領域よりもキャリアが多く、第1の領域と、第2の領域との伝導帯下端のエネルギー準位の差が0.2eV以上である。 【選択図】図1

公开(公告)号：JP2017183748A

公开(公告)日：2017-10-05

申请号：JP2017109805

申请日：2017-06-02

申请人： インテル コーポレイション

发明人： ピラリセッティ,ラヴィ ,  カヴァリエロス,ジャック ティー. ,  チュー−クーン,ベンジャミン ,  ラハマディ,ウィリー ,  フダイト,マントゥ,ケイ. ,  ムケルジー,ニロイ ,  ラドサヴリエヴィッチ,マルコ ,  チャウ,ロバート エス.

IPC分类号： H01L29/812 ,  H01L29/778 ,  H01L29/417 ,  H01L29/49 ,  H01L29/423 ,  H01L29/872 ,  H01L29/47 ,  H01L21/338

CPC分类号： H01L29/7784 ,  H01L29/151 ,  H01L29/155 ,  H01L29/201 ,  H01L29/205 ,  H01L29/401 ,  H01L29/41725 ,  H01L29/41775 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/775 ,  H01L29/7783 ,  H01L29/78 ,  H01L29/42316 ,  H01L29/517

摘要： 【課題】量子井戸構造の自己整合コンタクトを形成する方法、及び集積回路デバイスを提供する。 【解決手段】量子井戸構造上に金属層を堆積する工程と、金属層をエッチングしてゲートトレンチを形成し、ゲートトレンチの各側面に直接的に、金属層からソースコンタクト及びドレインコンタクトを画定する工程と、ゲートトレンチの側面にスペーサ層を堆積する工程と、ゲートトレンチにゲート金属を堆積して、ゲート電極を形成する工程とを含む。方法は、ゲートトレンチの底にhigh-kゲート誘電体を堆積する工程を更に含み、ゲートトレンチ、並びにソースコンタクト及びドレインコンタクトを形成した後で、スペーサ層がゲートトレンチの側面に堆積され、ゲート電極が、high-kゲート誘電体上に形成される。 【選択図】図8

公开(公告)号：JPWO2016098391A1

公开(公告)日：2017-08-03

申请号：JP2016564700

申请日：2015-08-24

申请人： シャープ株式会社

发明人： 哲三 永久 ,  哲三 永久 ,  福見　公孝 ,  公孝 福見 ,  吐田　真一 ,  真一 吐田

IPC分类号： H01L29/812 ,  H01L21/336 ,  H01L21/337 ,  H01L21/338 ,  H01L29/41 ,  H01L29/778 ,  H01L29/78 ,  H01L29/808

CPC分类号： H01L29/7787 ,  H01L27/0605 ,  H01L27/095 ,  H01L29/0619 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/41725 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7786 ,  H01L29/78 ,  H01L29/808

摘要： 電界効果トランジスタは、ヘテロ接合を含む窒化物半導体層と、上記窒化物半導体層上に互いに間隔をおいて配置されたソース電極(5)およびドレイン電極(6)と、上記ソース電極(5)と上記ドレイン電極(6)との間に位置すると共に、ノーマリーオンで動作する第1ゲート電極(7)と、上記第1ゲート電極(7)と上記ソース電極(5)との間に位置すると共に、ノーマリーオフで動作する第2ゲート電極(9)とを備え、上記第1ゲート電極(7)は、平面視において上記ドレイン電極(6)を囲むように配置され、上記第2ゲート電極(9)は、平面視において上記ソース電極(5)を囲むように配置されている。