-
公开(公告)号：JP2017522739A
公开(公告)日：2017-08-10
申请号：JP2017521295
申请日：2015-06-15
申请人： ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト , ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
发明人： ビーゼラー エリーザ , ビーゼラー エリーザ , フランク クリューガー , クリューガー フランク , ブライフース マルティン , ブライフース マルティン , シェーファー ミヒャエル , シェーファー ミヒャエル , ヒンリッヒ アンドレアス , ヒンリッヒ アンドレアス , シュテッフェン クライン アンドレアス , シュテッフェン クライン アンドレアス
CPC分类号： H01L24/48 , H01L21/48 , H01L21/6836 , H01L24/37 , H01L24/40 , H01L24/45 , H01L2221/68359 , H01L2221/68368 , H01L2224/03003 , H01L2224/03334 , H01L2224/0603 , H01L2224/27003 , H01L2224/27505 , H01L2224/32225 , H01L2224/33181 , H01L2224/37147 , H01L2224/40095 , H01L2224/40491 , H01L2224/45014 , H01L2224/45147 , H01L2224/4847 , H01L2224/48491 , H01L2224/73265 , H01L2224/83191 , H01L2224/8384 , H01L2224/8484 , H01L2924/00014 , H01L2224/05599
摘要： 本発明は、特に半導体素子(32)に接触するために使用される基板アダプタ(27)を製造する方法であって、以下の各段階を備えて成る方法に関する:キャリア(10)の一面(12)上に接触材料(13)を適用する段階、導電性の金属製要素を構造化する段階、構造化された金属製要素(15)の第一面(17)、および、該接触材料(13)を備えた該キャリア(10)の該面(12)が相互に対向して配置される如き様式で、該金属製要素(15)を該キャリア(10)上に位置決めする段階、該構造化された金属製要素(15)を、該接触材料(13)を備える該キャリア(10)に対して結合する段階、該構造化された金属製要素(15)の該第二面(20)上に移送要素(22)を適用する段階、および、該移送要素(22)を、および/または、該接触材料(13)により結合された該構造化された金属製要素(15)を、更なる処理のために個別化する段階。
-
公开(公告)号：JP2017528004A
公开(公告)日：2017-09-21
申请号：JP2017519796
申请日：2015-06-15
申请人： ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト , ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディトゲゼルシャフト
发明人： ディトツェル エックハルト , ディトツェル エックハルト , バルター ジークフリート , バルター ジークフリート , ベネディクト ミヒャエル , ベネディクト ミヒャエル , ベッカー ウド , ベッカー ウド
CPC分类号： H01L23/49855 , G06K19/07 , G06K19/07747 , G06K19/07749 , H01L21/4842 , H01L21/561 , H01L23/3107 , H01L23/3121 , H01L23/49503 , H01L23/49541 , H01L23/49548 , H01L23/49551 , H01L23/49582 , H01L23/49861 , H01L23/562 , H01L23/66 , H01L24/48 , H01L2223/6611 , H01L2223/6677 , H01L2924/00014 , H01L2924/013 , H01L2924/1711 , H01L2924/17747 , H01L2924/1776 , H01L2924/18301 , H01L2224/05599 , H01L2224/45099
摘要： 本発明は、チップキャリアを製造するための複数のユニット(2)を備えるフィルム(1)から作られるストリップ構造基板に関する。各ユニットは、半導体チップを固定するためのチップアイランド(3)と、半導体チップを電気的に接続するための電極(4)と、ユニット(2)を構造化するための貫通孔(7、8、9、10)とをそれぞれ備える。少なくとも1つの貫通孔(7、8、9、10)は、半導体チップを封止するキャスティング材のためのアンカーエッジ(11)を形成する。貫通孔(7、8、9、10)に隣接するフィルム(1)の表面セクション(12)は、アンカーエッジ(11)を形成するために面取りされる。アンカーエッジ(11)は、チップアイランド(3)が配置されるフィルム(1)の面を超えて突出している。【選択図】図2
-
公开(公告)号：JP6457637B2
公开(公告)日：2019-01-23
申请号：JP2017521295
申请日：2015-06-15
发明人： エリーザ ビーゼラー , フランク クリューガー , マルティン ブライフース , ミヒャエル シェーファー , アンドレアス ヒンリッヒ , アンドレアス シュテッフェン クライン
-
公开(公告)号：JP6585710B2
公开(公告)日：2019-10-02
申请号：JP2017519796
申请日：2015-06-15
发明人： エックハルト ディトツェル , ジークフリート バルター , ミヒャエル ベネディクト , ウド ベッカー
-
公开(公告)号：JP2019510367A
公开(公告)日：2019-04-11
申请号：JP2018539831
申请日：2017-02-08
发明人： ロナルト アイゼレ
摘要： 本発明は、半導体部品(90)のための回路キャリア(10)、特にリードフレーム又は導電路、の製造方法であって、第1の膨張係数を有する少なくとも一つの第1の銅層(20)又は一つの第1の銅合金層と、前記第1の膨張係数よりも小さい第2の膨張係数を有する低膨張率の第2の材料(M2)から作られた少なくとも一つの第2の層(30)とが、150℃〜300℃の接合温度で、特に低温焼結法によって互いに接合される、ことを特徴とする方法に関する。
-
公开(公告)号：JP2019508250A
公开(公告)日：2019-03-28
申请号：JP2018538136
申请日：2017-02-09
发明人： ロナルト アイゼレ
IPC分类号： H01L23/36 , H01L23/373 , H01L25/07 , H01L25/18 , B23K20/00
摘要： 本発明は、回路担体(80)の熱拡散板(10)を製造する方法において、第1の膨張係数を有する第1の材料(M1)で作られている少なくとも一つの第1の層(20)及び第1の膨張係数より小さい第2の膨張係数を有する低伸縮である第2の材料(M2)で作られている少なくとも一つの第2の層(30)を、特に、低温焼結工程によって150℃と300℃の間の接合温度で互いに接合し、接合材(VM)で作られている少なくとも一つの第1の接合層(40)を、第1の層(20)と第2の層(30)との間に形成し、接合温度は、製造した熱拡散板(10)を少なくとも一つの回路担体(80)に接続する間の実装温度と略一致することを特徴とする方法に関する。 【選択図】図3b
-
公开(公告)号：JP6664751B2
公开(公告)日：2020-03-13
申请号：JP2018517696
申请日：2016-09-28
发明人： アンドレアス ヒンリッヒ , ズサンネ デュッフ , アントン ミリク , ミヒャエル シェーファー , クレスチャン バクマン , ホルガ ウルリヒ , フランク オスターバルト , ダービト ベニング , ヤツェク ラズキ , ラース ポウルスン , フランク シェフス , マーティン ベガ
IPC分类号： H01L21/52
-
公开(公告)号：JP2018530166A
公开(公告)日：2018-10-11
申请号：JP2018517696
申请日：2016-09-28
发明人： アンドレアス ヒンリッヒ , ズサンネ デュッフ , アントン ミリク , ミヒャエル シェーファー
IPC分类号： H01L21/52
CPC分类号： H01L24/83 , H01L21/4821 , H01L21/4867 , H01L21/4871 , H01L21/6836 , H01L23/142 , H01L23/3735 , H01L23/49582 , H01L24/27 , H01L24/29 , H01L24/75 , H01L24/95 , H01L24/97 , H01L2221/68331 , H01L2221/68363 , H01L2221/68368 , H01L2221/68381 , H01L2224/2731 , H01L2224/27312 , H01L2224/27318 , H01L2224/2732 , H01L2224/27334 , H01L2224/27418 , H01L2224/2744 , H01L2224/27848 , H01L2224/2919 , H01L2224/29294 , H01L2224/293 , H01L2224/29339 , H01L2224/2939 , H01L2224/75272 , H01L2224/753 , H01L2224/83192 , H01L2224/83439 , H01L2224/83444 , H01L2224/83801 , H01L2224/8384 , H01L2224/8385 , H01L2224/83898 , H01L2224/83907 , H01L2224/95 , H01L2224/97 , H05K3/305 , H05K3/3436 , Y02P70/613 , H01L2924/00012 , H01L2224/27 , H01L2924/00014 , H01L2924/014 , H01L2924/0781
摘要： 本発明は、電子部品(30)に接続する基板構成物(10、10´´)の製造方法であって、第1の面(12)及び第2の面(13)を有した基板(11)を準備する工程と、基板(11)の第1の面(12)に接触材料層(15)を塗布する工程と、基板(11)とは反対方向に面する接触材料層(15)の面(16)の少なくとも一部分に、予備固定剤(18)を塗布する工程と、を含む方法に関する。また、本発明は、対応する基板構成物(10、10´´)、及び、少なくとも1つの電子部品(30)を基板構成物(10、10´´)に接続する対応する方法にも関する。特許請求の範囲に記載されている手段は、組立場所から接続場所への運搬時に、十分な取扱い強度を付与する。接触材料層(15)は、基板(11)の第1の面(12)の全面にわたって、又は全面に近い状態により塗布されることが好ましい。接触材料層(15)が塗布され、そして予備固定剤(18)が塗布された基板(11)は、担体(20)上に着脱可能に配置することができる。電子部品(30、30´)に接続するとき、基板構成物(10、10´´)は、電子部品に焼結され、圧着され、はんだ付けされ、及び/又は接着される。基板(11)は、金属板又は金属片部分であり、具体的には、銅板若しくは銅片部分、又はリードフレーム、又はDCB基板若しくはPCB基板であり得る。電子部品(30)は、半導体、DCB基板又はPCB基板であり得る。 【選択図】図3
-
公开(公告)号：JP2020123723A
公开(公告)日：2020-08-13
申请号：JP2020012668
申请日：2020-01-29
发明人： アンドレアス クライン , アンドレアス ヒンリッヒ
IPC分类号： H01L21/52
摘要： 【課題】本発明は、少なくとも1つのチップ(90)を基板(70)と接触させるための、スペーサーシステム(100、110)を製造する方法に関する。 【解決手段】この方法は、−銅を含む導電性金属要素(10、10')を提供するステップであって、金属要素(10、10')は、互いに反対側に形成された2つの接触面(11、12)を有する、ステップと、金属要素の構造化(10、10')を構成するステップであって、少なくとも1つの第1接触面(11)に窪み(15)が形成される、ステップと、少なくとも1つの第1の接触面(11)、特に、接触する両側(11、12)に焼結ペースト(30)を塗布するステップであって、第1接触面(11)の窪み(15)は、少なくとも部分的に焼結ペースト(30)で満たされている、ステップと、焼結ペースト(30)を乾燥させるステップであって、塗布された焼結ペースト(30)の材料の厚さが減少する、ステップと、を含む。 【選択図】図1e
-
公开(公告)号：JP2019512867A
公开(公告)日：2019-05-16
申请号：JP2018544111
申请日：2017-02-09
发明人： ロナルド アイゼレ
摘要： 本発明は、大面積半導体素子(90)のための、特にサイリスタウェハ又はダイオードのための、回路基板プレート(10)を製造するための方法であって、 − 第1膨張係数を有する第1材料(M1)でできている少なくとも一つの第1層(20)、及び、 − 第1膨張係数より小さい第2膨張係数を有する低膨張性の第2材料(M2)でできている少なくとも一つの第2層(30) は、特に低温焼結法によって、150℃〜300℃の接着温度で互いに接着され、接着材料(VM)でできている少なくとも一つの第1接着層(40)は、第1層(20)と第2層(30)との間に形成され、接着温度は、少なくとも一つの大面積半導体素子(90)とともに製造される回路基板プレート(10)の接着の間、実装温度に実質的に一致する、方法に関連する。 【選択図】図1b
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.02 秒)
