公开(公告)号：KR20210030451A

公开(公告)日：2021-03-17

申请号：KR1020217004378A

申请日：2018-10-26

Applicant: 양쯔 메모리 테크놀로지스 씨오., 엘티디.

Inventor： 치캉 수 ,  샹 푸 ,  중량 훠

IPC: G06F12/02 ,  G11C11/56 ,  G11C16/04 ,  G11C16/10 ,  G11C16/34

CPC classification number: G11C16/349 ,  G06F12/0223 ,  G11C11/5628 ,  G11C16/08 ,  G11C16/10 ,  G11C16/3495 ,  G06F2212/1044 ,  G06F2212/2022 ,  G11C16/0483 ,  G11C2211/5646

Abstract: 데이터 처리 방법이 비트 데이터의 페이지를 복수의 그룹으로 분할하는 단계; 복수의 그룹 각각에서 제1 비트 값의 수와 제2 비트 값의 수를 카운트하는 단계; 제1 비트 값의 수와 제2 비트 값의 수를 비교하는 단계; 제1 비트 값의 수와 제2 비트 값의 수를 비교한 결과에 기초하여 복수의 그룹 각각에 대해 재구성 절차를 수행하는 단계; 및 재구성 절차 이후 비트 데이터의 페이지를 메모리에 저장하는 단계를 포함한다.

公开(公告)号：JP2018532219A

公开(公告)日：2018-11-01

申请号：JP2018521640

申请日：2016-10-18

Applicant: マイクロン テクノロジー, インク.

Inventor： カワミ,シェコウフェ ,  サンダラム,ラジェシュ

IPC: G11C16/34 ,  G11C16/10 ,  G11C13/00

CPC classification number: G11C14/0045 ,  G06F2212/7211 ,  G11C7/24 ,  G11C8/18 ,  G11C13/0004 ,  G11C13/0035 ,  G11C13/0069 ,  G11C16/10 ,  G11C16/349 ,  G11C16/3495 ,  G11C2013/0092 ,  G11C2213/71

Abstract: 本発明の1つの実施形態に従って、装置が開示される。装置は、複数のメモリセルを有するメモリアレイを含む。装置は、メモリアレイに接続され、制御信号に応答して書き込み操作を行うように構成されたメモリアクセス回路を、さらに含む。装置は、メモリアクセス回路に接続され、少なくとも部分的には、メモリアクセス回路によって行われた書き込み操作の数に応じた一連の書き込みパラメータを適用するように構成され、一連の書き込みパラメータに応じて複数のメモリセルに書き込み操作を行うために、メモリアクセス回路に制御信号を提供するようにさらに構成された制御ロジックをさらに含む。 【選択図】図1B

公开(公告)号：JP6345407B2

公开(公告)日：2018-06-20

申请号：JP2013220910

申请日：2013-10-24

Applicant: 三星電子株式会社 ,  Samsung Electronics Co.,Ltd.

Inventor： 金 広勳 ,  孔 駿鎮 ,  薛 昶圭 ,  孫 弘楽

IPC: G11C16/04 ,  G11C11/56 ,  G11C16/08

CPC classification number: G11C16/26 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/3422 ,  G11C16/349

公开(公告)号：JP6331773B2

公开(公告)日：2018-05-30

申请号：JP2014134436

申请日：2014-06-30

Applicant: 富士通株式会社

Inventor： 田村 佑磨 ,  斎藤 博紀

IPC: G06F3/08 ,  G06F12/16 ,  G06F3/06

CPC classification number: G06F12/0246 ,  G06F11/1076 ,  G06F11/108 ,  G06F2211/1083 ,  G06F2212/1032 ,  G06F2212/7205 ,  G06F2212/7208 ,  G06F2212/7211 ,  G11C16/20 ,  G11C16/349 ,  G11C29/44 ,  G11C29/82 ,  G11C2029/0409 ,  G11C2029/4402 ,  G11C2029/5004

公开(公告)号：JP6313245B2

公开(公告)日：2018-04-18

申请号：JP2015041482

申请日：2015-03-03

Applicant: 東芝メモリ株式会社

Inventor： 栗田 洋一郎 ,  須藤 弘之 ,  木村 史法

IPC: G06F12/00 ,  G06F12/16

CPC classification number: G11C11/5628 ,  G11C16/0483 ,  G11C16/349 ,  G11C2211/5641 ,  G11C2211/5643

公开(公告)号：JP6258412B2

公开(公告)日：2018-01-10

申请号：JP2016123646

申请日：2016-06-22

Applicant: サイプレス セミコンダクター コーポレイション

Inventor： サジー レヴィー ,  クリシュナスワミー ラムクマー ,  フレドリック ジェン ,  サム ゲハ

IPC: H01L29/788 ,  H01L29/792 ,  H01L27/11568 ,  H01L21/318 ,  H01L21/336

CPC classification number: H01L29/792 ,  G11C16/0466 ,  G11C16/349 ,  H01L21/28282 ,  H01L29/513 ,  H01L29/518

公开(公告)号：JP2017195398A

公开(公告)日：2017-10-26

申请号：JP2017117649

申请日：2017-06-15

Applicant: 株式会社半導体エネルギー研究所

Inventor： 齋藤 利彦

IPC: H01L27/108 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L29/786 ,  H01L21/336 ,  H01L21/477 ,  H01L21/20 ,  H01L21/8242

CPC classification number: H01L27/1225 ,  G11C11/404 ,  G11C5/005 ,  G11C7/02 ,  H01L27/10873 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1255 ,  H01L28/60 ,  G11C16/0433 ,  G11C16/18 ,  G11C16/349

Abstract: 【課題】データを保持する期間を確保しつつ、単位面積あたりの記憶容量を高めることが できる記憶装置の提案を目的の一とする。 【解決手段】記憶素子と、記憶素子における電荷の蓄積、保持、放出を制御するための、 酸化物半導体を活性層に含むトランジスタと、記憶素子に接続された容量素子とを有する 記憶装置。上記容量素子が有する一対の電極の少なくとも一方は、遮光性を有している。 さらに、上記記憶装置は遮光性を有する導電膜或いは絶縁膜を有しており、上記活性層が 、遮光性を有する電極と、遮光性を有する導電膜或いは絶縁膜との間に位置する。 【選択図】図1

公开(公告)号：JPWO2016067846A1

公开(公告)日：2017-08-10

申请号：JP2016556464

申请日：2015-10-06

Applicant: ソニー株式会社

Inventor： 中西　健一 ,  健一 中西

IPC: G11C13/00 ,  G06F12/16

CPC classification number: G11C13/0069 ,  G06F12/16 ,  G11C8/12 ,  G11C11/406 ,  G11C13/0023 ,  G11C13/0026 ,  G11C13/003 ,  G11C13/0033 ,  G11C13/0035 ,  G11C13/0061 ,  G11C16/32 ,  G11C16/3418 ,  G11C16/349 ,  G11C29/42 ,  G11C29/52 ,  G11C2211/4061 ,  G11C2213/79 ,  G11C2213/82

Abstract: データの退避を行うことなくリフレッシュを行い、不揮発メモリにおけるデータの破壊を防ぐ。書込み回数情報保持部は、ページサイズにより分割されたページを単位としてアクセスされる不揮発メモリの書込み回数である書込み回数情報を保持する。判断部は、保持された書込み回数情報に基づいてページを構成する全てのメモリセルの値を反転させるリフレッシュが必要か否かを判断する。書込み制御部は、ページに対して書込みを行う際に判断の結果によりリフレッシュが必要となる場合には書込みに加えてリフレッシュをさらに行う。

公开(公告)号：JP6162776B2

公开(公告)日：2017-07-12

申请号：JP2015216203

申请日：2015-11-03

Applicant: 株式会社半導体エネルギー研究所

Inventor： 齋藤 利彦

IPC: H01L27/108 ,  H01L29/786 ,  H01L21/336 ,  H01L21/20 ,  H01L21/822 ,  H01L27/04 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/088 ,  H01L21/477 ,  H01L21/8242

CPC classification number: H01L27/1225 ,  G11C11/404 ,  G11C5/005 ,  G11C7/02 ,  H01L27/10873 ,  H01L27/11517 ,  H01L27/1156 ,  H01L27/1255 ,  H01L28/60 ,  G11C16/0433 ,  G11C16/18 ,  G11C16/349

公开(公告)号：JP2017111503A

公开(公告)日：2017-06-22

申请号：JP2015243424

申请日：2015-12-14

Applicant: 株式会社東芝

Inventor： 寺林 良樹

IPC: G11C16/02 ,  G06F12/16

CPC classification number: G11C16/349 ,  G06F3/0619 ,  G06F3/0647 ,  G06F3/0653 ,  G06F3/0679 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/26 ,  G11C29/04 ,  G11C29/12 ,  G11C29/1201 ,  G11C29/4401 ,  G11C29/50004 ,  G11C2029/0409 ,  G11C2029/1204 ,  G11C2029/1208

Abstract: 【課題】メモリセルの劣化状態を簡便に管理することが可能な半導体記憶装置及びその制御方法を提供する。 【解決手段】半導体記憶装置10は、複数のメモリセルを含むメモリセルアレイ11と、回路16とを備える。回路16は、メモリセルの第1閾値の判定に使用されるVt(a)をメモリセルのゲートに印加した際のオンセル数又はオフセル数と、第1閾値の判定に使用されるVt(b)をメモリセルのゲートに印加した際のオンセル数又はオフセル数とをカウントする。そして、回路16は、Vt(a)に対応するカウント結果NVt(a)と、Vt(b)に対応するカウント結果NVt(b)とを比較する。 【選択図】図7