利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

127 条记录 (耗时 0.036 秒)

    半導体装置及び半導体メモリ装置
    4.
    发明专利
    半導体装置及び半導体メモリ装置 审中-公开

    公开(公告)号：JP2017134875A

    公开(公告)日：2017-08-03

    申请号：JP2016013631

    申请日：2016-01-27

    申请人： ラピスセミコンダクタ株式会社

    发明人： 鎌野 秀平

    IPC分类号： H03K19/0175 ,  H03K19/0948 ,  G11C16/06

    CPC分类号： G11C7/1069 ,  G11C16/20 ,  G11C16/26 ,  G11C29/021 ,  G11C29/028 ,  G11C5/148 ,  G11C7/12 ,  G11C2029/0407 ,  G11C5/066 ,  G11C7/1006 ,  G11C7/1051

    摘要： 【目的】本発明は、製造コスト及び装置規模の増大を招くことなく、出力ドライバの電流駆動能力の調整を可能にした半導体装置及び半導体メモリ装置を提供することを目的とする。 【構成】電流駆動能力が可変であり、データ信号を増幅した信号を伝送ラインを介して外部出力する出力ドライバと、出力ドライバの電流駆動能力を調整する為の出力調整データを格納する特定領域を有する不揮発性のメモリと、電源投入に応じてメモリの特定領域から出力調整データを読み出す出力調整データ読出部と、メモリから読み出された出力調整データに基づいて出力ドライバの電流駆動能力を調整する電流駆動能力調整部と、を有する。 【選択図】図1

    半導体記憶装置
    7.
    发明专利
    半導体記憶装置 有权

    公开(公告)号：JP2017059283A

    公开(公告)日：2017-03-23

    申请号：JP2015181823

    申请日：2015-09-15

    申请人： ルネサスエレクトロニクス株式会社

    发明人： 藪内 誠 ,  田中 信二

    IPC分类号： G11C5/00 ,  G11C11/413

    CPC分类号： G11C11/417 ,  G11C5/04 ,  G11C5/148

    摘要： 【課題】複数の低消費電力モードを備える半導体記憶装置を提供する。 【解決手段】半導体記憶装置は、第1および第2の制御信号に基づいて複数の低消費電力モードの設定および解除が可能な複数のメモリモジュールを備える。複数のメモリモジュールのうちの少なくとも一部のメモリモジュールは、入力される第1の制御信号を後段のメモリモジュールに伝搬する伝搬経路を有する。第2の制御信号は、複数のメモリモジュールにそれぞれ並列的に入力される。各メモリモジュールは、伝搬経路により伝搬する第1の制御信号と第2の制御信号との組み合わせに基づいて第1の低消費電力モードの設定および解除が実行される。各メモリモジュールは、伝搬経路により伝搬する第1の制御信号に従って順次、第1の低消費電力モードと電源を遮断する領域が異なる第2の低消費電力モードの設定および解除が実行される。 【選択図】図1

    供給電圧バイアス回路によるスタティックランダムアクセスメモリ（ＳＲＡＭ）における耐プロセス電流リーケージ低減
    8.
    发明专利
    供給電圧バイアス回路によるスタティックランダムアクセスメモリ（ＳＲＡＭ）における耐プロセス電流リーケージ低減 有权
    根据电源电压偏置电路在静态随机存取存储器（SRAM）耐过程电流泄漏减少

    公开(公告)号：JP2017503302A

    公开(公告)日：2017-01-26

    申请号：JP2016538723

    申请日：2014-12-12

    申请人： クゥアルコム・インコーポレイテッドQualcomm Incorporated ,  クゥアルコム・インコーポレイテッドQualcomm Incorporated

    发明人： グラティ、チラグ ,  アキーレシュ、アシシュ ,  ナラヤナン、ベンカタスブラマニアン

    IPC分类号： G11C11/413

    CPC分类号： G11C11/417 ,  G11C5/148 ,  G11C7/12

    摘要： アクティブモードにおいてメモリデバイスを動作するのに適した供給電圧レベルを有する供給電圧を受け取るように互いに結合され、データ保持モードにおいてメモリデバイスを動作するための最低電圧レベルよりも高い調整可能なバイアスされた電圧をメモリデバイスに供給するように動作可能な半導体デバイスのペアを有するメモリデバイスバイアス回路が開示される。半導体デバイスのペアは、第1の半導体デバイスと、半導体デバイスのペアがN型半導体デバイスおよびP型半導体デバイスの各々を含むように第1の半導体デバイスとは逆のタイプの半導体デバイスを含む第2の半導体デバイスとを含む。メモリデバイスバイアス回路は、第2の半導体デバイスに結合され、供給電圧に基づいて第2の半導体デバイスの動作を調整するように構成されたバイアス調整回路をさらに含む。【選択図】図4

    摘要翻译： 在主动模式下，它们被耦合在一起以接收具有适合于操作的存储器装置，其是高度可调节的偏压比最低电压电平为在保持模式中的数据进行操作的存储器件的电源电压电平的电源电压 公开了一种具有可操作的半导体器件一对存储装置的偏置电路，以电压提供给存储装置。 在对半导体装置中，第一，其包括第一半导体装置中，相反类型半导体装置的与所述第一半导体器件包括：半导体装置对到每个N型半导体器件和P型半导体装置的2 和半导体装置。 存储器器件偏置电路被耦合到所述第二半导体器件，还包括：偏压调节电路被配置成基于所述电源电压的第二半导体器件的操作。 点域4

    半導体装置、中央処理装置及び電子機器
    9.
    发明专利
    半導体装置、中央処理装置及び電子機器 审中-公开
    半导体器件，中央处理器件和电子设备

    公开(公告)号：JP2016149175A

    公开(公告)日：2016-08-18

    申请号：JP2016011210

    申请日：2016-01-25

    申请人： 株式会社半導体エネルギー研究所

    发明人： 石津 貴彦 ,  古谷 一馬 ,  佐藤 圭太

    IPC分类号： G11C11/405 ,  G06F1/32 ,  H01L21/8242 ,  H01L27/108 ,  H01L27/10 ,  H01L21/8244 ,  H01L27/11 ,  H01L29/786 ,  H01L21/8234 ,  H01L27/088 ,  G11C11/4074

    CPC分类号： G11C8/08 ,  G11C5/063 ,  G11C5/148 ,  G11C8/12 ,  G11C5/14

    摘要： 【課題】新規な半導体装置、または消費電力が低い半導体装置、または長期間にわたってデータを保持することが可能な半導体装置を提供する。 【解決手段】半導体装置10は、複数の第1の記憶回路20(マクロ20)と接続された第1の選択回路S1と、複数の第2の記憶回路30(サブアレイ30)と接続された第2の選択回路S2と、複数の第3の記憶回路40(記憶ブロック40)と接続された第3の選択回路S3を有し、第1の記憶回路毎、第2の記憶回路毎または第3の記憶回路毎にパワーゲーティングを行う。データの読み書きを行わない記憶回路に対しては、電力の供給が停止された状態を維持し、半導体装置における消費電力を低減する。 【選択図】図1

    摘要翻译： 要解决的问题：提供一种新颖的半导体器件，消耗较少功率的半导体器件或能够长时间保持数据的半导体器件。解决方案：半导体器件10包括连接到多个第一 存储电路20（宏20），连接到多个第二存储器电路30（子阵列30）的第二选择电路S2以及连接到多个第三存储器电路40（存储器块40）的第三选择电路S3）。 对每个第一存储器电路，每个第二存储器电路或每个第三存储器电路执行电源门控。 相对于不进行数据读取或写入的存储器电路，继续停止供电。 这可以降低半导体器件的功耗。图1：