公开(公告)号：KR101882034B1

公开(公告)日：2018-07-25

申请号：KR1020137000395

申请日：2011-06-30

Applicant: 램 리써치 코포레이션

Inventor： 콜리치어르투르 ,  리윌리엄티 ,  레데커프리츠

IPC: H01L21/60

CPC classification number: H01L24/04 ,  H01L21/76849 ,  H01L23/481 ,  H01L24/03 ,  H01L24/05 ,  H01L2224/03464 ,  H01L2224/0401 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05155 ,  H01L2224/05157 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/05599 ,  H01L2224/05611 ,  H01L2224/05639 ,  H01L2224/05647 ,  H01L2224/05655 ,  H01L2224/05657 ,  H01L2224/05666 ,  H01L2224/13 ,  H01L2224/13023 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13599 ,  H01L2224/29099 ,  H01L2224/29599 ,  H01L2924/00012 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01029 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01074 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 일실시형태가기판을제공하는단계, 기판의적어도부분들상에배리어금속을무전해성막하는단계, 및무전해성막과같은습식화학물질을사용하여배리어금속상에솔더습윤성을갖는실질적골드프리습윤층을성막하는단계를포함하는전자디바이스의제조방법. 일실시형태가금속화스택을포함하는전자디바이스. 금속화스택은무전해성막된배리어금속및 배리어금속상에성막된실질적골드프리습윤층을포함하고, 습윤층은솔더에의해습윤가능하다.

公开(公告)号：KR101862419B1

公开(公告)日：2018-05-29

申请号：KR1020127028322

申请日：2011-03-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 도노에가즈히토 ,  세리오프랭크엠

IPC: H01L21/02 ,  H01L21/768 ,  H01L21/3105 ,  H01L21/67

CPC classification number: H01L21/67207 ,  H01L21/02074 ,  H01L21/3105 ,  H01L21/67184 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/7684 ,  H01L21/76849 ,  H01L21/76883

Abstract: 본발명은금속-함유캡층을반도체소자의구리(Cu) 금속피복에통합시키는방법을제공한다. 일실시양태에서, 본발명의방법은잔류물이형성된금속표면및 유전체층표면을포함하는평면패턴화기판을제공하는단계, 평면패턴화기판으로부터잔류물을제거하는단계, 및유전체층표면및 금속표면을금속-함유전구체증기를함유하는증착가스에노출시켜금속표면상에선택적으로금속-함유캡층을증착시키는단계를포함한다. 제거단계는잔류물을포함하는평면패턴화기판을소수성작용기를함유하는반응가스로처리하고, 처리된평면패턴화기판을환원가스에노출시키는것을포함한다.

公开(公告)号：KR20180038559A

公开(公告)日：2018-04-16

申请号：KR20187008361

申请日：2011-11-04

Applicant: INTEL CORP

Inventor： BOYANOV BOYAN ,  SINGH KANWAL JIT

IPC: H01L23/532 ,  H01L21/768 ,  H01L23/485 ,  H01L23/528

CPC classification number: H01L23/53238 ,  H01L21/76802 ,  H01L21/7684 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76879 ,  H01L21/76883 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 기판위 유전체층내의적어도하나의전도성라인이리세싱되어채널이형성된다. 상기채널은상기전도성라인에자기정렬된다(self-aligned). 상기채널은억제제(inhibitor)를포함하는화학물질을이용하여상기전도성라인을미리정해진깊이로에칭함으로써형성되어결정학적배향(crystallographic orientation)과관계없이에칭의균일성을제공할수 있다. 상기채널내의상기리세싱된전도성라인상에전자이동을방지하는캐핑층(capping layer)이퇴적된다. 상기채널은상기전도성라인의폭 내에상기캐핑층을포함하도록구성된다.

公开(公告)号：KR20180019523A

公开(公告)日：2018-02-26

申请号：KR20177033117

申请日：2015-06-18

Applicant: INTEL CORP

Inventor： ROMERO PATRICIO E

IPC: C07F1/02 ,  C23C16/18 ,  C23C16/455

CPC classification number: C07F1/005 ,  C23C16/04 ,  C23C16/18 ,  H01L21/28562 ,  H01L21/76801 ,  H01L21/76816 ,  H01L21/76849 ,  H01L21/76897

Abstract: 제2 또는제3 행전이금속(예를들어, 텅스텐또는루테늄) 박막들의퇴적을위한선천적으로선택적인전구체들이설명된다. 예에서, 제2 또는제3 행전이금속착물형성을위한리간드프레임워크는리튬착물을포함한다.

Abstract translation: 描述了用于沉积第二或第三金属（例如钨或钌）薄膜的通常选择性前体。 在一个实例中，用于形成第二或第三金属络合物的配体骨架包含锂络合物。

公开(公告)号：KR101803221B1

公开(公告)日：2017-11-29

申请号：KR1020167022151

申请日：2009-03-20

Applicant: 프레지던트 앤드 펠로우즈 오브 하바드 칼리지

Inventor： 고돈로이제랄드 ,  김훈

IPC: H01L21/285 ,  H01L21/768 ,  C23C16/16

CPC classification number: H01L21/76864 ,  C23C16/16 ,  C23C16/18 ,  H01L21/28556 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76858 ,  H01L21/76873 ,  H01L23/53238 ,  H01L2221/1036 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 집적회로를위한상호접속구조물은집적회로내 구리선을완전히둘러싸는규산망간과질화규소망간층을포함하며, 이의제조방법이제공된다. 규산망간은배선으로부터의구리확산에대한배리어를형성하며, 이로써절연체가조기에붕괴되는것을방지하고, 트랜지스터가구리에의해열화되는것을방지한다. 규산망간과질화규소망간은또한구리와절연체간의강한밀착을촉진하고, 따라서제조및 사용동안소자의기계적무결성을보전한다. 구리-규산망간및 질화규소망간계면에서의강한밀착은또한소자의사용중에구리의전자이동에의한고장을방지한다. 망간함유외피는또한그 주변으로부터의산소또는물에의한부식으로부터구리를보호한다.

公开(公告)号：KR1020170105645A

公开(公告)日：2017-09-19

申请号：KR1020177025380

申请日：2010-12-07

Applicant: 인텔 코포레이션

Inventor： 보마크티 ,  가니타히르 ,  라할-오라비나디아엠 ,  조시수바시 ,  슈타이거왈드조셉엠 ,  클라우스제이슨더블유 ,  황잭 ,  맥키윅즈라이언

IPC: H01L23/522 ,  H01L21/768 ,  H01L23/528 ,  H01L29/08 ,  H01L29/423 ,  H01L29/49 ,  H01L29/51 ,  H01L29/66 ,  H01L21/8234 ,  H01L29/78 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/28123 ,  H01L21/28229 ,  H01L21/28255 ,  H01L21/283 ,  H01L21/28562 ,  H01L21/31105 ,  H01L21/76802 ,  H01L21/76831 ,  H01L21/76849 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/535 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/42364 ,  H01L29/456 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/512 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66477 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/78 ,  H01L29/785 ,  H01L2029/7858 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 트랜지스터는기판, 기판상의스페이서의쌍, 기판상 및스페이서의쌍 사이의유전체층, 게이트유전체층상 및스페이서의쌍 사이의게이트전극층, 게이트전극층상 및스페이서의쌍 사이의절연캡층과, 스페이서의쌍에인접한확산영역의쌍을포함한다. 절연캡층은에칭중단구조를형성하고이는게이트에대해자가정렬되고콘택에칭이게이트전극을노출시키는것으로부터방지하며, 이렇게함으로써게이트와콘택사이의단락을방지한다. 절연캡층은자가정렬된콘택이, 더넓은콘택의초기패터닝을허용하는것을가능하게하고이는패터닝제한에대해더 강건하다.

Abstract translation: 晶体管是邻近于所述介电层，所述一对间隔物，在栅电极层和帽层和一对垫片的一对基板，在基板上的一对间隔物，所述基板和所述一对间隔物之间​​的间隔物之间​​的绝缘之间的栅介质层和栅电极层 还有一对扩散区域。 绝缘盖层形成与栅极自对准的蚀刻停止结构，并且防止接触蚀刻暴露栅极电极，由此防止栅极与触点之间的短路。 绝缘帽层可以实现自对准触点，从而允许对较宽触点进行初始图案化，这对图案化约束更加稳健。

公开(公告)号：KR1020170095164A

公开(公告)日：2017-08-22

申请号：KR1020170019589

申请日：2017-02-13

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 유카이-헝 ,  오이에마나부 ,  마에카와카오루 ,  와즈다코리 ,  레우싱크게릿 ,  기쿠치유우키 ,  가와사키히로아키 ,  나가이히로유키

IPC: H01L21/768 ,  H01L21/203 ,  H01L21/02 ,  H01L21/324 ,  H01L21/321

CPC classification number: H01L21/76846 ,  H01L21/2855 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76856 ,  H01L21/76858 ,  H01L21/76864 ,  H01L21/76867 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76883 ,  H01L23/5283 ,  H01L23/53238

Abstract: 반도체제조시의구리(Cu) 금속화에의해컨포멀배리어층및 루테늄(Ru) 금속라이너를집적하는방법을여러실시예에서설명한다. 일실시예에따르면, 방법은리세스형피처를포함하는기판을제공하는단계; 리세스형피처내에배리어층을증착하는단계; 배리어층상에 Ru 금속라이너를증착하는단계; Ru 금속라이너를통하여배리어층을산화시키도록기판을산화원가스에노출시키는단계를포함한다. 방법은, IPVD 공정을이용하여 CuMn 금속으로리세스형피처를메우는단계; Mn을상기 CuMn 금속으로부터산화된배리어층으로확산시키도록기판을열처리하는단계; Mn 함유확산배리어를형성하기위하여확산된 Mn을산화된배리어층과반응시키는단계를더 포함한다.

Abstract translation: 在各种实施例中描述了用于在半导体制造期间通过铜金属化来整合共形阻挡层和钌（Ru）金属衬里的方法。 根据一个实施例，一种方法包括提供包括凹陷特征的衬底; 在凹陷特征内沉积阻挡层; 在阻挡层上沉积Ru金属衬垫; 并且将衬底暴露于氧化源气体以通过Ru金属衬垫氧化阻挡层。 该方法包括使用IPVD工艺用CuMn金属填充凹陷特征; 退火衬底以将Mn从CuMn金属扩散到氧化的阻挡层; 并且使扩散的Mn与氧化的阻挡层反应以形成含Mn的扩散阻挡层。

公开(公告)号：KR1020170081248A

公开(公告)日：2017-07-11

申请号：KR1020177015534

申请日：2015-11-05

Applicant: 어플라이드 머티어리얼스, 인코포레이티드

Inventor： 아이,후아 ,  루,지앙 ,  게라토스,아브게리노스브이. ,  마,폴에프. ,  유,상호 ,  리우,펭큐. ,  푸,싱유 ,  예,웨이펭

IPC: H01L21/285 ,  H01L21/768 ,  C23C16/04 ,  C23C16/06

CPC classification number: H01L21/76879 ,  C23C16/04 ,  C23C16/06 ,  H01L21/02068 ,  H01L21/28562 ,  H01L21/3105 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76883 ,  H01L23/53209 ,  H01L23/53238 ,  H01L23/53266 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L21/02269

Abstract: 코발트층을선택적으로증착하기위한방법들이본 명세서에제공된다. 몇몇실시예들에서, 코발트층을선택적으로증착하기위한방법들은: 노출된유전체표면을패시베이팅하기위해기판을제1 프로세스가스에노출시키는단계― 기판은노출된유전체표면을갖는유전체층 및노출된금속표면을갖는금속층을포함함― ; 및열 증착프로세스를사용하여노출된금속표면의상단에코발트층을선택적으로증착하는단계를포함한다.

Abstract translation: 本文提供了用于选择性沉积钴层的方法。 在一些实施例中，用于选择性沉积钴层的方法包括：将衬底暴露于第一工艺气体以钝化暴露的电介质表面，该衬底具有电介质层，该电介质层具有暴露的电介质表面和暴露的 具有金属表面的金属层; 并且使用热沉积工艺在暴露的金属表面上选择性地沉积钴层。

公开(公告)号：KR1020170070083A

公开(公告)日：2017-06-21

申请号：KR1020177011438

申请日：2015-09-08

Applicant: 어플라이드 머티어리얼스, 인코포레이티드

Inventor： 시,보 ,  임,강섭 ,  팬,쳉 ,  엔고,슈어 ,  김,태완 ,  데모스,알렉산드로스티.

IPC: H01L21/768 ,  H01L21/02

CPC classification number: H01L23/53295 ,  H01L21/02126 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/02348 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76838 ,  H01L21/76849 ,  H01L21/76883 ,  H01L2221/1047 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 본개시내용의실시예들은일반적으로, 플라즈마손상에대해저항력이있는다중-층유전체스택구성들을제공한다. 층스택을생성하기위해벌크저 유전상수층들상에얇은보호저 유전상수층들을증착하기위한방법들이개시된다. 결과적으로, 다중-층스택의유전상수는플라즈마프로세싱동안그리고플라즈마프로세싱이후변화되지않는다.

Abstract translation: 本公开的实施例通常提供耐等离子体损伤的中间层电介质堆叠配置。 公开了用于在体低k介电层上沉积薄保护性低k介电层以形成层堆叠的方法。 结果，多层堆叠的介电常数在等离子体处理期间和等离子体处理之后不改变。

公开(公告)号：KR101735912B1

公开(公告)日：2017-05-15

申请号：KR1020150068208

申请日：2015-05-15

Applicant: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

Inventor： 팅치위안 ,  쉬쥬호릉

IPC: H01L21/764 ,  H01L21/768 ,  H01L21/3105

CPC classification number: H01L23/5283 ,  H01L21/31144 ,  H01L21/764 ,  H01L21/76802 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76849 ,  H01L21/76852 ,  H01L21/76879 ,  H01L23/5222 ,  H01L23/5223 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/528 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/53266 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 일방법은반도체장치의기판상의유전체층에전도성특징부를형성하는단계를포함한다. 기판상에하드마스크층과그 아래의에칭정지층이형성된다. 하드마스크층과그 아래의에칭정지층이이후패터닝된다. 패터닝된에칭정지층이전도성특징부의위에배치된다. 패터닝된하드마스크층과패터닝된에칭정지층중 적어도하나가전도성특징부에인접한유전체층에트렌치가에칭되는동안마스킹요소로서사용된다. 이후에칭된트렌치의위에캡이형성된다. 캡은전도성특징부에배치된패터닝된에칭정지층에배치된다.

Abstract translation: 一种方法包括在半导体器件的衬底上的电介质层中形成导电部件。 在衬底上形成硬掩模层和其下的蚀刻停止层。 然后将硬掩模层和下面的蚀刻停止层图案化。 图案化的蚀刻停止层设置在导电部件上。 至少具有图案化的蚀刻停止层中的图案化的硬掩模层中的一个，而所述沟槽邻近所述导电特征部分的介电层中蚀刻被用作掩模元件。 然后在蚀刻的沟槽的顶部形成帽。 帽设置在设置在导电部件中的图案化的蚀刻停止层中。