公开(公告)号：KR1020170134250A

公开(公告)日：2017-12-06

申请号：KR1020170065007

申请日：2017-05-26

申请人： 쿄세라 코포레이션

发明人： 나카토미요시노리

IPC分类号： H01L23/13 ,  H01L23/00 ,  H01L23/48 ,  H01L23/31

CPC分类号： H01L23/49822 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/4875 ,  H01L21/52 ,  H01L21/565 ,  H01L21/568 ,  H01L23/3142 ,  H01L23/49811 ,  H01L23/49827 ,  H01L23/49838 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48235 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/00012

摘要： 부품의탑재면(10a) 및비탑재면(10b)을갖고있고, 각각의면에형성한접속패드(15)가서로전기적으로접속된부품탑재용기판(10)과, 일방의면이부품탑재용기판(10)의비탑재면(10b)에밀착해서형성된밀봉수지층(11)과, 복수의전극(T)이형성된전극형성면(F)을갖고있고, 전극형성면(F)이밀봉수지층(11)의타방의면으로부터노출된상태에서밀봉수지층(11)에매설된반도체소자(S)와, 전극형성면(F)에밀착하여밀봉수지층(11)의타방의면에형성된절연층(12)을구비한다.

摘要翻译： （10），其具有元件安装表面（10a）和非安装表面（10b）并且电连接到形成在每个表面上的连接焊盘（15）;以及元件安装板 板10个UIBI安装面（10b）的埃米尔chakhaeseo具有形成在密封树脂层11，以及多个可释放的电极形成面（F），所述电极形成面（F）的密封层的数量电极（T）（ 在绝缘层12形成在密封树脂层11的表面上以便与电极形成表面F接触的状态下埋入密封树脂层11中的半导体元件S， ）设置有。

公开(公告)号：KR101722264B1

公开(公告)日：2017-03-31

申请号：KR1020107003568

申请日：2008-08-01

申请人： 마이크론 테크놀로지, 인크

发明人： 지앙,통비 ,  치아,용푸

IPC分类号： H01L23/538 ,  H01L25/10

CPC分类号： H01L25/071 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76877 ,  H01L21/82 ,  H01L23/3107 ,  H01L23/3114 ,  H01L23/3142 ,  H01L23/481 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/27 ,  H01L24/32 ,  H01L24/83 ,  H01L24/96 ,  H01L24/97 ,  H01L25/105 ,  H01L25/50 ,  H01L2221/68359 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/20 ,  H01L2224/32145 ,  H01L2224/83193 ,  H01L2224/838 ,  H01L2225/06548 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00

摘要： 적어도일부가캡슐화재료(20)의몸체에위치하는적어도하나의집적회로다이(12)와, 캡슐화재료의몸체를통해연장하는적어도하나의전도성비아(32, 34)를포함하는장치(400)가개시된다.

摘要翻译： （400），其包括至少一个集成电路管芯（12）和至少一个导电通路（32,34），所述集成电路管芯的至少一部分位于所述封装材料（20）的主体中，所述至少一个导电通路延伸穿过所述封装材料 这是诗。

公开(公告)号：KR101670666B1

公开(公告)日：2016-10-31

申请号：KR1020140129904

申请日：2014-09-29

申请人： 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드

发明人： 허위츠디러 ,  알렉스후앙

IPC分类号： H01L23/00 ,  H01L23/055

CPC分类号： H01L24/96 ,  H01L21/568 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2924/3511 ,  H01L2924/00012

摘要： 유기매트릭스프레임워크를관통하는소켓을둘러싸는상기유기매트릭스프레임워크에의해정의되고상기유기매트릭스프레임워크를관통하는금속비아의그리드를더 포함하는칩 소켓의어레이. 하나의실시예에서, 패널은각각상기유기매트릭스프레임워크를관통하는구리비아의그리드를포함하는유기매트릭스프레임워크에의해둘러싸이고정의되는칩 소켓의어레이를포함한다. 패널은제1 유형의칩을수용하기위한일 세트의디멘션을가진소켓을구비한제1 영역과제2 유형의칩을수용하기위한또다른세트의디멘셜을가진소켓을구비한제2 영역을적어도포함한다.

摘要翻译： 由有机衬底框架限定的芯片插座阵列。 有机衬底框架围绕穿过有机衬底框架的插座，并且还包括贯穿有机衬底框架的金属通孔格栅。 在一个实施例中，面板包括芯片插座阵列。 每个芯片插座被有机衬底框架包围和限定。 有机基板框架包括贯穿有机基板框架的铜通孔格栅。 面板包括用于接收第一组尺寸的插座和用于第一类型芯片的至少一个第一区域和用于接收第二组尺寸的插座和用于第二类型芯片的第二区域。

公开(公告)号：KR1020160040161A

公开(公告)日：2016-04-12

申请号：KR1020160036904

申请日：2016-03-28

申请人： 제너럴 일렉트릭 캄파니

发明人： 필리온레이몬드알버트 ,  비팅도날드스티븐 ,  아브라함다니엘리

IPC分类号： H01L23/00 ,  H01L23/522 ,  H01L23/488

CPC分类号： H01L24/19 ,  H01L23/5389 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/32188 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01027 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/1433 ,  H01L2924/15311 ,  H01L2924/00

摘要： 전자부품(10)은제 1 면(14) 및제 2 면(16)을갖는베이스절연층(12); 상기베이스절연층(12)에고정되고제 1 면(20) 및제 2 면(22)을갖는하나이상의전자소자(18); 상기전자소자(18)의제 1 면(20)에위치한하나이상의 I/O 접촉부(24); 및제 1 재료를포함하고한 면이상기베이스절연층(12)에고정된제 1 영역(28) 및재료가상기제 1 재료와상이하고상기베이스절연층(12)에대한접착성이상기제 1 재료와상이한제 2 재료를포함하는제 2 영역(30)을갖는다기능성구조물이며, 개구(42)(이때, 상기개구(42) 내에상기전자소자(18)가배치됨)를한정하는프레임패널(26)을포함한다.

摘要翻译： 电子部件（10）包括具有第一表面（14）和第二表面（16）的基底绝缘层（12）。 至少一个具有第一表面（20）和第二表面（22）的电子设备（18），并固定到所述基底绝缘层（12）上; 位于电子设备（18）的第一表面（20）上的至少一个I / O触点（24）; 以及限定孔（42）的框架板（26），其中所述电子设备（18）设置在所述孔（42）内，并且所述框架板（26）是具有第一区域（28）的多功能结构， 包括第一材料，其中所述第一区域的表面固定到所述基底绝缘层（12），以及包括第二材料的第二区域（30），其中所述第一材料和所述第二材料彼此不同并且具有不同的粘附 相对于基底绝缘层。

公开(公告)号：KR101605610B1

公开(公告)日：2016-03-22

申请号：KR1020140046085

申请日：2014-04-17

申请人： 앰코 테크놀로지 코리아 주식회사

发明人： 이기욱 ,  윤석우 ,  김윤주 ,  김진한 ,  차세웅

IPC分类号： H01L23/12 ,  H01L23/48 ,  H01L21/60

CPC分类号： H01L24/96 ,  H01L21/568 ,  H01L25/0655 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16227 ,  H01L2224/1703 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/73204 ,  H01L2224/83192 ,  H01L2924/15159 ,  H01L2924/15192 ,  H01L2924/15311 ,  H01L2924/15321 ,  H01L2924/18162 ,  H01L2924/00012

摘要： 본발명의일 실시예는반도체디바이스의제조방법및 이에따른반도체디바이스에관한것으로, 해결하고자하는기술적과제는미세재배선층이필요한부분의연결을위해웨이퍼팹 또는회로기판을이용한인터포저를이용하고, 나머지정상재배선층을팬-아웃범핑기술을이용하여형성함으로써, 패키징레벨에서의장비및 설비투자를최소화하고미세재배선층의기능구현이용이한반도체디바이스의제조방법및 이에따른반도체디바이스를제공하는데있다. 이를위해본 발명은다수의반도체다이를접착테이프위에배열하는단계; 상기접착테이프위의반도체다이를인캡슐란트로인캡슐레이션하는단계; 상기접착테이프를제거하고, 상기반도체다이및 인캡슐란트의표면에제1재배선층을형성하는단계; 상기제1재배선층에인터포저를전기적으로접속하여, 상기다수의반도체다이가상호간전기적으로연결되도록하는단계; 및상기제1재배선층에솔더볼을접속하는단계를포함하는반도체디바이스의제조방법및 이에따른반도체디바이스를개시한다.

摘要翻译： 本发明的实施例涉及半导体器件的制造方法及其半导体器件。 本发明的目的是提供一种用于制造半导体器件的方法及其半导体器件，其可以最小化封装级别的设备和设备的投资，并且可以通过使用插入器使用来实现微再分布层的功能 用于连接需要微再分布层的部分的电路板或晶片制造，以及使用扇出凸起技术形成其它正常再分布层。 为此，公开了制造半导体器件的方法，其包括以下步骤：在胶带上布置多个半导体管芯; 用密封剂将半导体管芯封装在粘合带上; 去除所述胶带，以及在所述密封剂和所述半导体管芯的表面上形成第一再分配层; 通过将所述插入件电连接到所述第一再分配层，将所述半导体管芯彼此电连接; 以及将焊球连接到第一再分配层及其半导体器件。

公开(公告)号：KR1020150126764A

公开(公告)日：2015-11-13

申请号：KR1020140129904

申请日：2014-09-29

申请人： 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드

发明人： 허위츠디러 ,  알렉스후앙

IPC分类号： H01L23/00 ,  H01L23/055

CPC分类号： H01L24/96 ,  H01L21/568 ,  H01L24/97 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2924/3511 ,  H01L23/04 ,  H01L23/053 ,  H01L23/055 ,  H01L23/48 ,  H01L2224/05085 ,  H01L2224/97 ,  H01L2924/00012

摘要： 유기매트릭스프레임워크를관통하는소켓을둘러싸는상기유기매트릭스프레임워크에의해정의되고상기유기매트릭스프레임워크를관통하는금속비아의그리드를더 포함하는칩 소켓의어레이. 하나의실시예에서, 패널은각각상기유기매트릭스프레임워크를관통하는구리비아의그리드를포함하는유기매트릭스프레임워크에의해둘러싸이고정의되는칩 소켓의어레이를포함한다. 패널은제1 유형의칩을수용하기위한일 세트의디멘션을가진소켓을구비한제1 영역과제2 유형의칩을수용하기위한또다른세트의디멘셜을가진소켓을구비한제2 영역을적어도포함한다.

摘要翻译： 芯片插座阵列由围绕插入有机矩阵框架的插座的有机矩阵框架限定，并且还包括穿过有机矩阵框架的金属通孔网格。 在一个实施例中，面板包括芯片插座阵列，每个芯片插座由包括通过有机矩阵框架的铜通孔网格的有机矩阵框架包围和限定。 面板包括具有插座的至少第一区域，所述插座具有用于接收第一类型芯片的一组尺寸和具有插座的第二区域和用于接收第二类型芯片的另一组尺寸。

公开(公告)号：KR101569123B1

公开(公告)日：2015-11-13

申请号：KR1020140035081

申请日：2014-03-26

申请人： 앰코 테크놀로지 코리아 주식회사

发明人： 고영범 ,  김준동 ,  박재진 ,  김동진 ,  김희성

IPC分类号： H01L23/48 ,  H01L23/28

CPC分类号： H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/73267 ,  H01L2224/83192 ,  H01L2224/92244 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2924/00012

摘要： 본발명에따르면팬인타입반도체패키지에있어서, 하부패키지의기판을인쇄회로기판이아닌재배선층으로대체시켜인쇄회로기판을사용하는것과비교하여패키지를소형화시킬수 있고전기적특성을개선시킬수 있다. 또한하부패키지와상부패키지간연결을도전성포스트로구현하여 TMV공정이필요하지않게되므로써공정이간단해지고, TMV 공정의생략에따라인터포저와하부패키지사이에클리어런스(clearance)의발생을최소화시킬수 있어고온에서상대적으로안정적인패키지워페이지를실현할수 있다.

摘要翻译： 根据在扇入型半导体封装本发明中，并取代在除了印刷电路板其它与使用印刷电路板sikilsu减小封装的尺寸再分布层的下封装件的基板，并且可以sikilsu改善的电特性。 另外，高温它可根据下包和顶部包的遗漏最小化内插器的下包之间发生和间隙（间隙）之间通过实现由导电柱的连接doemeurosseo得到工艺简单，TMV过程消除了对TMV处理的需要 可以实现相对稳定的包装扭曲页面。

公开(公告)号：KR1020150065544A

公开(公告)日：2015-06-15

申请号：KR1020130150978

申请日：2013-12-05

申请人： 심기준

发明人： 심기준

IPC分类号： H01L23/48

CPC分类号： H01L24/97 ,  H01L24/03 ,  H01L2224/03002 ,  H01L2224/04105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/73267 ,  H01L2224/92144 ,  H01L2224/92244 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2924/15153 ,  H01L2924/18162 ,  H01L23/48 ,  H01L2224/83 ,  H01L2224/03 ,  H01L2924/00012

摘要： 본발명은반도체칩과배선기판사이의안정적인접합을구현할수 있는반도체칩의전기적연결구조및 방법을제공하는데 있다. 본발명에따른반도체칩의전기적연결구조는반도체칩, 배선기판및 복수의금속플러그를포함한다. 반도체칩은일면에전극패드들이형성되어있다. 배선기판은상기반도체칩의전극패드들에각각대응되게관통홀들이형성되어있으며, 상기관통홀들을통해상기전극패드들이노출되게상기반도체칩 위에적층된다. 그리고복수의금속플러그는상기관통홀을통하여충전되어상기전극패드들과상기배선기판을전기적으로연결한다. 이때금속플러그는도금또는진공증착에의해형성될수 있다.

摘要翻译： 本发明提供能够实现半导体芯片和布线基板之间的稳定接合的半导体芯片的电连接结构及其方法。 根据本发明的半导体芯片的电连接结构包括半导体芯片，布线基板和金属插头。 电极焊盘形成在半导体芯片的一侧。 布线基板具有与半导体芯片的每个电极焊盘相对应的通孔，并且堆叠在半导体芯片上以通过通孔露出电极焊盘。 并且，金属插塞通过通孔填充以电连接电极焊盘和布线基板。 此时，可以通过电镀或真空沉积工艺形成金属插塞。

公开(公告)号：KR1020130117107A

公开(公告)日：2013-10-25

申请号：KR1020120039857

申请日：2012-04-17

申请人： 서울반도체 주식회사

发明人： 양영은 ,  서원철

IPC分类号： H01L33/48 ,  H01L33/62 ,  H01L33/52

CPC分类号： H01L2224/20 ,  H01L2224/24227 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2924/15153 ,  H01L33/56 ,  H01L33/08 ,  H01L33/486 ,  H01L33/50 ,  H05K1/111

摘要： PURPOSE: A light emitting diode package is provided to improve the reliability of an electrical connection between an electrode pad and a lead by using a connection wire which is supported by the upper surface of a package body. CONSTITUTION: A package body (10) includes a recess and a peripheral part defined by the recess. The recess is formed on the upper surface of the package body. An electrode pad (22) is formed on the upper surface of a light emitting diode chip (20). A glass sealing layer (70) is arranged on the upper surface of the package body and seals the light emitting diode chip. A lead (32,34) is installed outside the package body. A connection wire (52) is formed between the upper surfaces of the package body and electrically connects the electrode pad to the lead.

摘要翻译： 目的：提供一种发光二极管封装，以通过使用由封装主体的上表面支撑的连接线来提高电极焊盘和引线之间的电连接的可靠性。 构成：包装体（10）包括凹部和由凹部限定的周边部分。 凹部形成在包装体的上表面上。 电极焊盘（22）形成在发光二极管芯片（20）的上表面上。 玻璃密封层（70）布置在封装主体的上表面上并密封发光二极管芯片。 引线（32,34）安装在封装体外部。 连接线（52）形成在封装主体的上表面之间并将电极焊盘电连接到引线上。

公开(公告)号：KR1020120052171A

公开(公告)日：2012-05-23

申请号：KR1020110118095

申请日：2011-11-14

申请人： 유나이티드 테스트 엔드 어셈블리 센터 엘티디

发明人： 엔쥐,비리앙카트린 ,  레,새크리앙삭 ,  왕,키앙천 ,  수티웡선손,나사퐁

IPC分类号： H01L23/12 ,  H01L21/60 ,  H01L23/48

CPC分类号： H01L23/3128 ,  H01L21/561 ,  H01L21/568 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/96 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16145 ,  H01L2224/20 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/73259 ,  H01L2224/94 ,  H01L2224/97 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06586 ,  H01L2924/01005 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/3511 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/81

摘要： PURPOSE: A semiconductor package and a semiconductor device packaging method are provided to reduce mechanical stress due to a difference of thermal coefficients of a die and a mold compound within the package by providing a step between a cap surface and an active surface of the die. CONSTITUTION: A substrate comprises a first major surface(111) and a second major surface(112). The first major surface comprises a first region(111a) and a second region(111b). A die(150) is installed on the first region. The die comprises a first surface(150a) and a second major surface(150b). A conductive trace(140) is arranged on a second surface of a first insulation substrate layer(113). The conductive trace comprises a conductive pad(168).

摘要翻译： 目的：提供半导体封装和半导体器件封装方法，以通过在盖表面和管芯的有效表面之间提供一个步骤来减少由于管芯和模具化合物在封装内的热系数的差异引起的机械应力。 构成：衬底包括第一主表面（111）和第二主表面（112）。 第一主表面包括第一区域（111a）和第二区域（111b）。 模具（150）安装在第一区域上。 模具包括第一表面（150a）和第二主表面（150b）。 导电迹线（140）布置在第一绝缘基底层（113）的第二表面上。 导电迹线包括导电焊盘（168）。