-
公开(公告)号:TWI445140B
公开(公告)日:2014-07-11
申请号:TW100102608
申请日:2011-01-25
Inventor: 余振華 , YU, CHEN HUA , 張宏賓 , CHANG, HUNG PIN , 林詠淇 , LIN, YUNG CHI , 余佳霖 , YU, CHIA LIN , 洪瑞斌 , HUNG, JUI PIN , 黃見翎 , HWANG, CHIEN LING
IPC: H01L23/367 , H01L33/64
CPC classification number: H01L21/76898 , H01L21/3065 , H01L21/486 , H01L21/6835 , H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L21/76879 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L24/29 , H01L24/48 , H01L24/49 , H01L24/97 , H01L33/005 , H01L33/0054 , H01L33/486 , H01L33/62 , H01L33/641 , H01L33/644 , H01L33/647 , H01L2221/68345 , H01L2221/68359 , H01L2224/16 , H01L2224/32225 , H01L2224/32506 , H01L2224/48091 , H01L2224/48227 , H01L2224/48233 , H01L2224/49113 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01019 , H01L2924/01029 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/04941 , H01L2924/12041 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2933/0066 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
-
公开(公告)号:TWI617004B
公开(公告)日:2018-03-01
申请号:TW105122847
申请日:2016-07-20
Inventor: 余振華 , YU, CHEN HUA , 林詠淇 , LIN, YUNG CHI , 邱文智 , CHIOU, WEN CHIH
IPC: H01L25/04 , H01L23/538
CPC classification number: H01L25/50 , H01L21/4853 , H01L21/486 , H01L21/56 , H01L21/568 , H01L23/3157 , H01L23/49827 , H01L24/19 , H01L24/20 , H01L25/0652 , H01L2224/04105 , H01L2224/12105 , H01L2224/24137 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2924/18162
-
13.電鍍裝置及於基板上電鍍導電層之方法 ELECTROPLATING APPARATUS AND METHOD FOR PLATING CONDUCTING LAYER ON SUBSTRATE 审中-公开
Simplified title: 电镀设备及于基板上电镀导电层之方法 ELECTROPLATING APPARATUS AND METHOD FOR PLATING CONDUCTING LAYER ON SUBSTRATE公开(公告)号:TW201139747A
公开(公告)日:2011-11-16
申请号:TW099114478
申请日:2010-05-06
Applicant: 台灣積體電路製造股份有限公司
Abstract: 本發明一實施例提供一種電鍍裝置,包括基座,用以承載承載基板及設置於承載基板上之待電鍍基板,其中待電鍍基板上具有圖案化材料層,圖案化材料層具有至少一開口,露出待電鍍基板上之待電鍍區,以及密封環,用於設置於待電鍍基板上以將電鍍液侷限於待電鍍區之上,其中密封環包括至少一凸出部分,用以接觸承載基板以阻擋電鍍液溢流至基座上。
Abstract in simplified Chinese: 本发明一实施例提供一种电镀设备,包括基座,用以承载承载基板及设置于承载基板上之待电镀基板,其中待电镀基板上具有图案化材料层,图案化材料层具有至少一开口,露出待电镀基板上之待电镀区,以及密封环,用于设置于待电镀基板上以将电镀液局限于待电镀区之上,其中密封环包括至少一凸出部分,用以接触承载基板以阻挡电镀液溢流至基座上。
-
14.半導體裝置封裝體及其製造方法 SEMICONDUCTOR DEVICE PACKAGE WITH THROUGH SILICON VIAS 审中-公开
Simplified title: 半导体设备封装体及其制造方法 SEMICONDUCTOR DEVICE PACKAGE WITH THROUGH SILICON VIAS公开(公告)号:TW201135896A
公开(公告)日:2011-10-16
申请号:TW100106856
申请日:2011-03-02
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L21/76898 , H01L21/3065 , H01L21/486 , H01L21/6835 , H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L21/76879 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L24/29 , H01L24/48 , H01L24/49 , H01L24/97 , H01L33/005 , H01L33/0054 , H01L33/486 , H01L33/62 , H01L33/641 , H01L33/644 , H01L33/647 , H01L2221/68345 , H01L2221/68359 , H01L2224/16 , H01L2224/32225 , H01L2224/32506 , H01L2224/48091 , H01L2224/48227 , H01L2224/48233 , H01L2224/49113 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01019 , H01L2924/01029 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/04941 , H01L2924/12041 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2933/0066 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 具有穿矽插塞(或導孔)的基板可不需使用導電凸塊。製程流程非常簡單且有成本效益。本結構將個別的矽穿孔、重分佈層及導電凸塊結構結合至單一結構中。經由結合個別的結構,可以得到一具有高散熱能力的低電阻電性連接。另外,具有穿矽插塞(或導孔,或溝槽)的基板也使得複數個晶片可以封裝在一起。穿矽溝槽可圍繞一個或多個晶片,以在製程中避免銅擴散到鄰近裝置。另外,複數個具有相似或相異功能的晶片可整合在矽穿孔基板上。具不同圖案的穿矽插塞可用在一半導體晶片之下以增進散熱及解決製程問題。
Abstract in simplified Chinese: 具有穿硅插塞(或导孔)的基板可不需使用导电凸块。制程流程非常简单且有成本效益。本结构将个别的硅穿孔、重分布层及导电凸块结构结合至单一结构中。经由结合个别的结构,可以得到一具有高散热能力的低电阻电性连接。另外,具有穿硅插塞(或导孔,或沟槽)的基板也使得复数个芯片可以封装在一起。穿硅沟槽可围绕一个或多个芯片,以在制程中避免铜扩散到邻近设备。另外,复数个具有相似或相异功能的芯片可集成在硅穿孔基板上。具不同图案的穿硅插塞可用在一半导体芯片之下以增进散热及解决制程问题。
-
15.半導體封裝基板 SEMICONDUCTOR PACKAGE SUBSTRATE 审中-公开
Simplified title: 半导体封装基板 SEMICONDUCTOR PACKAGE SUBSTRATE公开(公告)号:TW201135884A
公开(公告)日:2011-10-16
申请号:TW100102608
申请日:2011-01-25
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L21/76898 , H01L21/3065 , H01L21/486 , H01L21/6835 , H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L21/76879 , H01L23/147 , H01L23/481 , H01L23/49827 , H01L24/29 , H01L24/48 , H01L24/49 , H01L24/97 , H01L33/005 , H01L33/0054 , H01L33/486 , H01L33/62 , H01L33/641 , H01L33/644 , H01L33/647 , H01L2221/68345 , H01L2221/68359 , H01L2224/16 , H01L2224/32225 , H01L2224/32506 , H01L2224/48091 , H01L2224/48227 , H01L2224/48233 , H01L2224/49113 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01019 , H01L2924/01029 , H01L2924/01078 , H01L2924/01079 , H01L2924/01322 , H01L2924/04941 , H01L2924/12041 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2933/0066 , H01L2924/3512 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 半導體封裝基板具有穿透矽插塞(或通孔)可提供需要熱管理之半導體晶片水平與垂直的散熱途徑。具有高負載比設計之穿透矽插塞能有效增加散熱性。當穿透矽插塞採用雙面梳圖案時,其負載比可高達大於或等於50%。具有高負載比之封裝基板可用於產生大量熱的半導體晶片。舉例來說,半導體晶片可為發光二極體晶片。
Abstract in simplified Chinese: 半导体封装基板具有穿透硅插塞(或通孔)可提供需要热管理之半导体芯片水平与垂直的散热途径。具有高负载比设计之穿透硅插塞能有效增加散热性。当穿透硅插塞采用双面梳图案时,其负载比可高达大于或等于50%。具有高负载比之封装基板可用于产生大量热的半导体芯片。举例来说,半导体芯片可为发光二极管芯片。
-
公开(公告)号:TW201714274A
公开(公告)日:2017-04-16
申请号:TW105122847
申请日:2016-07-20
Inventor: 余振華 , YU, CHEN HUA , 林詠淇 , LIN, YUNG CHI , 邱文智 , CHIOU, WEN CHIH
IPC: H01L25/04 , H01L23/538
CPC classification number: H01L25/50 , H01L21/4853 , H01L21/486 , H01L21/56 , H01L21/568 , H01L23/3157 , H01L23/49827 , H01L24/19 , H01L24/20 , H01L25/0652 , H01L2224/04105 , H01L2224/12105 , H01L2224/24137 , H01L2224/32145 , H01L2224/32225 , H01L2224/73267 , H01L2224/92244 , H01L2924/18162
Abstract: 本發明實施例之三維晶片堆疊的方法包含置放第一複數裝置晶粒於一第一載體上方,該第一複數裝置晶粒與該第一載體結合形成一第一複合晶圓。該第一複合晶圓接合至第二晶圓,且該第一複數裝置晶粒係經由混合接合而接合至該第二晶圓中的第二複數裝置晶粒。該方法進一步包含自該第一複數裝置晶粒剝離該第一載體,囊封該第一複數裝置晶粒於一囊封材料中,以及形成一互連結構於該第一複數裝置晶粒與該囊封材料上方。
Abstract in simplified Chinese: 本发明实施例之三维芯片堆栈的方法包含置放第一复数设备晶粒于一第一载体上方,该第一复数设备晶粒与该第一载体结合形成一第一复合晶圆。该第一复合晶圆接合至第二晶圆,且该第一复数设备晶粒系经由混合接合而接合至该第二晶圆中的第二复数设备晶粒。该方法进一步包含自该第一复数设备晶粒剥离该第一载体,囊封该第一复数设备晶粒于一囊封材料中,以及形成一互链接构于该第一复数设备晶粒与该囊封材料上方。
-
17.形成穿基底導孔的方法 METHOD FOR FORMING A THROUGH-SUBSTRATE VIA (TSV) 审中-公开
Simplified title: 形成穿基底导孔的方法 METHOD FOR FORMING A THROUGH-SUBSTRATE VIA (TSV)公开(公告)号:TW201214622A
公开(公告)日:2012-04-01
申请号:TW100106617
申请日:2011-03-01
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L23/53238 , H01L21/76898 , H01L23/481 , H01L24/03 , H01L24/05 , H01L2224/0401 , H01L2224/05025 , H01L2224/13025 , H01L2924/00013 , H01L2924/14 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00
Abstract: 一元件包括一基底,其具有一第一表面與相對於該第一表面的一第二表面。一穿基底導孔(through-substrate via,TSV)自該基底的該第一表面延伸至該第二表面。一介電層設置於該基底上。一金屬接觸墊設置於該介電層中且實際接觸該穿基底導孔,其中該金屬接觸墊與該穿基底導孔係由一相同材料所形成,且其中沒有由與該相同材料不同的材料所形成的層介於該穿基底導孔與該金屬接觸墊之間並將該穿基底導孔與該金屬接觸墊彼此隔開。
Abstract in simplified Chinese: 一组件包括一基底,其具有一第一表面与相对于该第一表面的一第二表面。一穿基底导孔(through-substrate via,TSV)自该基底的该第一表面延伸至该第二表面。一介电层设置于该基底上。一金属接触垫设置于该介电层中且实际接触该穿基底导孔,其中该金属接触垫与该穿基底导孔系由一相同材料所形成,且其中没有由与该相同材料不同的材料所形成的层介于该穿基底导孔与该金属接触垫之间并将该穿基底导孔与该金属接触垫彼此隔开。
-
18.積體電路元件及其形成方法 3DIC ARCHITECTURE WITH INTERPOSER FOR BONDING DIES 审中-公开
Simplified title: 集成电路组件及其形成方法 3DIC ARCHITECTURE WITH INTERPOSER FOR BONDING DIES公开(公告)号:TW201135879A
公开(公告)日:2011-10-16
申请号:TW100103852
申请日:2011-02-01
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L23/5389 , H01L21/563 , H01L21/6835 , H01L23/147 , H01L23/3121 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L24/16 , H01L24/81 , H01L24/97 , H01L25/0652 , H01L2221/68345 , H01L2224/73203 , H01L2224/73204 , H01L2224/81001 , H01L2224/81801 , H01L2224/97 , H01L2924/01013 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01322 , H01L2924/014 , H01L2924/10329 , H01L2924/14 , H01L2924/15153 , H01L2924/1517 , H01L2924/181 , H01L2924/19041 , H01L2224/81 , H01L2924/00012
Abstract: 本發明一實施例提供一種積體電路元件,包括:一中介層,大抵不具有積體電路元件,其中該中介層包括:一基底,具有一第一側及相反於該第一側之一第二側;複數個穿基底導電結構,位於該基底之中;一第一內連線結構,位於該基底之該第一側上,且電性耦接至至少一該些穿基底導電結構;以及一第二內連線結構,位於該基底之該第二側上,且電性耦接至至少一該些穿基底導電結構;一第一晶片,接合於該第一內連線結構之上;以及一第二晶片,接合於該第二內連線結構之上。
Abstract in simplified Chinese: 本发明一实施例提供一种集成电路组件,包括:一中介层,大抵不具有集成电路组件,其中该中介层包括:一基底,具有一第一侧及相反于该第一侧之一第二侧;复数个穿基底导电结构,位于该基底之中;一第一内连接结构,位于该基底之该第一侧上,且电性耦接至至少一该些穿基底导电结构;以及一第二内连接结构,位于该基底之该第二侧上,且电性耦接至至少一该些穿基底导电结构;一第一芯片,接合于该第一内连接结构之上;以及一第二芯片,接合于该第二内连接结构之上。
-
19.積體電路元件以及半導體製程 THROUGH-SILICON VIA STRUCTURE AND A PROCESS FOR FORMING THE SAME 审中-公开
Simplified title: 集成电路组件以及半导体制程 THROUGH-SILICON VIA STRUCTURE AND A PROCESS FOR FORMING THE SAME公开(公告)号:TW201119001A
公开(公告)日:2011-06-01
申请号:TW099137150
申请日:2010-10-29
Applicant: 台灣積體電路製造股份有限公司
IPC: H01L
CPC classification number: H01L21/76871 , H01L21/76844 , H01L21/76877 , H01L21/76898 , H01L23/481 , H01L2224/131 , H01L2224/13147 , H01L2224/16145 , H01L2924/3011 , H01L2924/014 , H01L2924/00014
Abstract: 本發明一實施例提供一種積體電路元件,包括一半導體基板,具有一正面與一背面,且一積體電路組件形成於正面上;一層間介電層,形成於半導體基板的正面上;一接觸插塞,形成於層間介電層中並電性連接積體電路組件;以及一導孔結構,形成於層間介電層中並延伸穿過半導體基板,其中導孔結構包括一金屬層、圍繞金屬層的一金屬晶種層、圍繞金屬晶種層的一阻障層、以及位於金屬層與金屬晶種層之間的一阻擋層,阻擋層包括鎂、鐵、鈷、鎳、鈦、鉻、鉭、鎢或鎘之至少其中之一。
Abstract in simplified Chinese: 本发明一实施例提供一种集成电路组件,包括一半导体基板,具有一正面与一背面,且一集成电路组件形成于正面上;一层间介电层,形成于半导体基板的正面上;一接触插塞,形成于层间介电层中并电性连接集成电路组件;以及一导孔结构,形成于层间介电层中并延伸穿过半导体基板,其中导孔结构包括一金属层、围绕金属层的一金属晶种层、围绕金属晶种层的一阻障层、以及位于金属层与金属晶种层之间的一阻挡层,阻挡层包括镁、铁、钴、镍、钛、铬、钽、钨或镉之至少其中之一。
-
-
-
-
-
-
-
-