公开(公告)号：TW201841270A

公开(公告)日：2018-11-16

申请号：TW106136006

申请日：2017-10-20

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 余振華 ,  YU, CHEN-HUA ,  蘇安治 ,  SU, AN-JHIH ,  吳集錫 ,  WU, CHI-HSI ,  葉德強 ,  YEH, DER-CHYANG ,  郭宏瑞 ,  KUO, HUNG-JUI ,  林俊成 ,  LIN, JING-CHENG ,  葉名世 ,  YEH, MING-SHIH

IPC: H01L21/60 ,  H01L23/485 ,  H01L23/538 ,  H01L25/065 ,  H01L25/07

Abstract: 一種封裝的製造方法包括：形成延伸到介電層的開口中的金屬層，以接觸第一及第二金屬墊；以及將元件裝置的底部端子接合到所述金屬層。所述金屬層具有直接位於所述元件裝置之下且接合到所述元件裝置的第一部分。在所述金屬層上形成凸起通孔，且所述金屬層具有直接位於所述凸起通孔之下的第二部分。刻蝕所述金屬層，以將所述金屬層的所述第一部分與所述第二部分彼此分離。所述方法進一步包括：以介電層塗布所述凸起通孔及所述元件裝置；顯露出所述凸起通孔及所述元件裝置的頂部端子；以及形成將所述凸起通孔連接到所述頂部端子的重佈線。

Abstract in simplified Chinese: 一种封装的制造方法包括：形成延伸到介电层的开口中的金属层，以接触第一及第二金属垫；以及将组件设备的底部端子接合到所述金属层。所述金属层具有直接位于所述组件设备之下且接合到所述组件设备的第一部分。在所述金属层上形成凸起通孔，且所述金属层具有直接位于所述凸起通孔之下的第二部分。刻蚀所述金属层，以将所述金属层的所述第一部分与所述第二部分彼此分离。所述方法进一步包括：以介电层涂布所述凸起通孔及所述组件设备；显露出所述凸起通孔及所述组件设备的顶部端子；以及形成将所述凸起通孔连接到所述顶部端子的重布线。

公开(公告)号：TW201812888A

公开(公告)日：2018-04-01

申请号：TW105138765

申请日：2016-11-25

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 吳集錫 ,  WU, CHI-HSI ,  葉德強 ,  YEH, DER-CHYANG ,  陳憲偉 ,  CHEN, HSIEN-WEI ,  黃立賢 ,  HUANG, LI-HSIEN ,  盧貫中 ,  LU, KUAN-CHUNG

IPC: H01L21/304 ,  H01L21/66

CPC classification number: H01L22/32 ,  H01L21/486 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/78 ,  H01L22/14 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L25/0657 ,  H01L25/105 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1058

Abstract: 一種製作半導體元件的方法。提供包括排列成陣列的多個積體電路的晶圓，所述晶圓包括半導體基底及覆蓋所述半導體基底的內連線結構，所述內連線結構包括交替堆疊的多個圖案化導電層及多個內介電層，所述圖案化導電層中的最頂部圖案化導電層被所述內介電層中的最頂部內介電層覆蓋，且所述最頂部圖案化導電層被所述最頂部內介電層的多個開口暴露出。在被所述開口暴露出的所述最頂部圖案化導電層上形成多個導電柱。執行晶圓探測製程以檢驗所述導電柱。在所述晶圓上形成保護層，以覆蓋所述導電柱。執行晶圓切割製程以形成所述半導體元件。

Abstract in simplified Chinese: 一种制作半导体组件的方法。提供包括排列成数组的多个集成电路的晶圆，所述晶圆包括半导体基底及覆盖所述半导体基底的内连接结构，所述内连接结构包括交替堆栈的多个图案化导电层及多个内介电层，所述图案化导电层中的最顶部图案化导电层被所述内介电层中的最顶部内介电层覆盖，且所述最顶部图案化导电层被所述最顶部内介电层的多个开口暴露出。在被所述开口暴露出的所述最顶部图案化导电层上形成多个导电柱。运行晶圆探测制程以检验所述导电柱。在所述晶圆上形成保护层，以覆盖所述导电柱。运行晶圆切割制程以形成所述半导体组件。

公开(公告)号：TW201714261A

公开(公告)日：2017-04-16

申请号：TW105132534

申请日：2016-10-07

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 謝政傑 ,  HSIEH, CHENG-CHIEH ,  吳集錫 ,  WU, CHI-HSI ,  鄭心圃 ,  JENG, SHIN-PUU ,  陳琮瑜 ,  CHEN, TSUNG-YU ,  洪 文興 ,  HUNG, WENSEN

IPC: H01L23/34

CPC classification number: H01L23/4275 ,  H01L23/3128 ,  H01L23/3675 ,  H01L23/427 ,  H01L24/19 ,  H01L24/20 ,  H01L25/105 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/9222

Abstract: 本發明揭露冷卻裝置。在一些實施例中，一種用於半導體裝置的冷卻裝置包含儲集器，儲集器具有第一板以及耦接至第一板的第二板。空腔介於第一板與第二板之間。相變材料（PCM）位於空腔中。冷卻裝置適於消散來自封裝半導體裝置的熱。

Abstract in simplified Chinese: 本发明揭露冷却设备。在一些实施例中，一种用于半导体设备的冷却设备包含储集器，储集器具有第一板以及耦接至第一板的第二板。空腔介于第一板与第二板之间。相变材料（PCM）位于空腔中。冷却设备适于消散来自封装半导体设备的热。

公开(公告)号：TW439173B

公开(公告)日：2001-06-07

申请号：TW088121712

申请日：1999-12-10

Applicant: 台灣積體電路製造股份有限公司

Inventor： 吳集錫

IPC: H01L

CPC classification number: H01L28/40 ,  H01L27/0629

Abstract: 一種具有混合訊號之元件之電容器的製造方法，係先在做為高操作電壓元件形成的位置，以及，做為電容器形成的位置上的基底表面，依序形成一閘極介電層與一第一導電層，之後，再依序形成一介電層與一第二導電層,覆蓋此第一導電層，以及，做為低操作電壓元件形成的位置上的基底表面，然後，進行兩次微影蝕刻製程，以定義此閘極介電層、第一導電層、介電層與第二導電層，而同時形成高操作電壓元件與低操作電壓元件之閘極，以及，電容器。

Abstract in simplified Chinese: 一种具有混合信号之组件之电容器的制造方法，系先在做为高操作电压组件形成的位置，以及，做为电容器形成的位置上的基底表面，依序形成一闸极介电层与一第一导电层，之后，再依序形成一介电层与一第二导电层,覆盖此第一导电层，以及，做为低操作电压组件形成的位置上的基底表面，然后，进行两次微影蚀刻制程，以定义此闸极介电层、第一导电层、介电层与第二导电层，而同时形成高操作电压组件与低操作电压组件之闸极，以及，电容器。

公开(公告)号：TW202018896A

公开(公告)日：2020-05-16

申请号：TW108122325

申请日：2019-06-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 余振華 ,  YU, CHEN-HUA ,  吳集錫 ,  WU, CHI-HSI ,  丁國強 ,  TING, KUO-CHIANG ,  黃松輝 ,  HUANG, SUNG-HUI ,  侯上勇 ,  HOU, SHANG-YUN ,  夏興國 ,  HSIA, HSING-KUO ,  黃冠育 ,  HUANG, KUAN-YU

IPC: H01L23/50 ,  H01L21/60 ,  G02B6/42 ,  H04B10/40

Abstract: 一種結構，包含光子積體電路晶粒、電積體電路晶粒、半導體障壁以及絕緣包封體。光子積體電路晶粒包含光輸入/輸出部分及鄰近於光輸入/輸出部分定位的凹槽，其中凹槽適用於側向插入至少一個光纖。電積體電路晶粒安置於光子積體電路晶粒上方且電性連接至光子積體電路晶粒。半導體障壁安置於光子積體電路晶粒上方。絕緣包封體安置於光子積體電路晶粒上方且側向地包封電積體電路晶粒及半導體障壁。

Abstract in simplified Chinese: 一种结构，包含光子集成电路晶粒、电集成电路晶粒、半导体障壁以及绝缘包封体。光子集成电路晶粒包含光输入/输出部分及邻近于光输入/输出部分定位的凹槽，其中凹槽适用于侧向插入至少一个光纤。电集成电路晶粒安置于光子集成电路晶粒上方且电性连接至光子集成电路晶粒。半导体障壁安置于光子集成电路晶粒上方。绝缘包封体安置于光子集成电路晶粒上方且侧向地包封电集成电路晶粒及半导体障壁。

公开(公告)号：TW201919123A

公开(公告)日：2019-05-16

申请号：TW107136332

申请日：2018-10-16

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 魏文信 ,  WEI, WEN-HSIN ,  陳俊哲 ,  CHEN, CHUN-CHE ,  莊文榮 ,  CHUANG, WEN-JUNG ,  吳集錫 ,  WU, CHI-HSI ,  余振華 ,  YU, CHEN-HUA ,  胡憲斌 ,  HU, HSIEN-PIN ,  張俊華 ,  CHANG, CHUN-HUA ,  黃詩雯 ,  HUANG, SHIH-WEN ,  侯上勇 ,  HOU, SHANG-YUN ,  林志明 ,  LIN, JHIH-MING ,  謝宗揚 ,  HSIEH, TSUNG-YANG ,  林志清 ,  LIN, CHIH-CHING

IPC: H01L21/302 ,  H01L23/522

Abstract: 一種插入式基底在鄰近區域之間製有切割道。在實施例中，單獨曝光罩用以圖案化切割道。圖案化切割道的曝光罩將產生曝光區域，所述曝光區域與用以形成鄰近區域的曝光區域重疊且懸突。

Abstract in simplified Chinese: 一种插入式基底在邻近区域之间制有切割道。在实施例中，单独曝光罩用以图案化切割道。图案化切割道的曝光罩将产生曝光区域，所述曝光区域与用以形成邻近区域的曝光区域重叠且悬突。

公开(公告)号：TW201824412A

公开(公告)日：2018-07-01

申请号：TW106133891

申请日：2017-09-30

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 余振華 ,  YU, CHEN-HUA ,  蘇安治 ,  SU, AN-JHIH ,  吳集錫 ,  WU, CHI-HSI ,  葉德強 ,  YEH, DER-CHYANG ,  陳憲偉 ,  CHEN, HSIEN-WEI ,  陳威宇 ,  CHEN, WEI-YU

IPC: H01L21/60

Abstract: 一種半導體裝置及其形成方法包括：在載板上的第一半導體晶粒及第一虛擬晶粒、在載板上的第一模塑化合物層以及在第一模塑化合物層上的第一內連結構。第一半導體晶粒的厚度大於第一虛擬晶粒的厚度。第一模塑化合物層沿第一半導體晶粒的側壁及第一虛擬晶粒的側壁延伸。第一內連結構包括第一金屬特徵，第一金屬特徵電性耦合到第一半導體晶粒，且第一模塑化合物層形成在第一虛擬晶粒與第一金屬特徵之間。

Abstract in simplified Chinese: 一种半导体设备及其形成方法包括：在载板上的第一半导体晶粒及第一虚拟晶粒、在载板上的第一模塑化合物层以及在第一模塑化合物层上的第一内链接构。第一半导体晶粒的厚度大于第一虚拟晶粒的厚度。第一模塑化合物层沿第一半导体晶粒的侧壁及第一虚拟晶粒的侧壁延伸。第一内链接构包括第一金属特征，第一金属特征电性耦合到第一半导体晶粒，且第一模塑化合物层形成在第一虚拟晶粒与第一金属特征之间。

公开(公告)号：TW201810565A

公开(公告)日：2018-03-16

申请号：TW105137770

申请日：2016-11-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 謝正賢 ,  HSIEH, CHENG-HSIEN ,  吳集錫 ,  WU, CHI-HSI ,  余振華 ,  YU, CHEN-HUA ,  葉德強 ,  YEH, DER-CHYANG ,  陳憲偉 ,  CHEN, HSIEN-WEI ,  許立翰 ,  HSU, LI-HAN ,  吳偉誠 ,  WU, WEI-CHENG

IPC: H01L23/48 ,  H01L23/28

CPC classification number: H01L25/0655 ,  H01L21/56 ,  H01L21/561 ,  H01L21/568 ,  H01L21/76895 ,  H01L23/3107 ,  H01L23/3128 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/5384 ,  H01L23/5385 ,  H01L23/5386 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0652 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24137 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/0652 ,  H01L2225/06548 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/3512 ,  H01L2224/83 ,  H01L2224/83005 ,  H01L2924/00014

Abstract: 一種封裝，其包括第一積體電路晶粒、密封體以及導線。密封體圍繞第一積體電路晶粒。導線將第一導通孔電性連接至第二導通孔。導線包括第一線段以及第二線段。第一線段位於第一積體電路晶粒上方且具有在第一方向上延伸的第一縱向尺寸。第二線段具有在不同於第一方向的第二方向上延伸的第二縱向尺寸。第二線段在第一積體電路晶粒與密封體之間的邊界上方延伸。

Abstract in simplified Chinese: 一种封装，其包括第一集成电路晶粒、密封体以及导线。密封体围绕第一集成电路晶粒。导线将第一导通孔电性连接至第二导通孔。导线包括第一线段以及第二线段。第一线段位于第一集成电路晶粒上方且具有在第一方向上延伸的第一纵向尺寸。第二线段具有在不同于第一方向的第二方向上延伸的第二纵向尺寸。第二线段在第一集成电路晶粒与密封体之间的边界上方延伸。

公开(公告)号：TW201804589A

公开(公告)日：2018-02-01

申请号：TW105137441

申请日：2016-11-16

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 余振華 ,  YU, CHEN-HUA ,  蘇安治 ,  SU, AN-JHIH ,  吳集錫 ,  WU, CHI-HSI ,  葉德強 ,  YEH, DER-CHYANG ,  陳憲偉 ,  CHEN, HSIEN-WEI ,  曾華偉 ,  TSENG, HUA-WEI ,  黃立賢 ,  HUANG, LI-HSIEN

IPC: H01L23/488

CPC classification number: H01L25/0652 ,  H01L21/563 ,  H01L21/565 ,  H01L24/19 ,  H01L24/20 ,  H01L25/50 ,  H01L2224/04105 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/12105 ,  H01L2224/13014 ,  H01L2224/13016 ,  H01L2224/13024 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13139 ,  H01L2224/13144 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/13164 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/15311 ,  H01L2924/19011 ,  H01L2224/83 ,  H01L2924/00012

Abstract: 一實施例為一種結構，包含：第一晶粒；模製化合物，至少側向地密封第一晶粒；第一重佈線結構，包含在第一晶粒及模製化合物上方延伸的金屬化圖案；第一導電連接件，包括耦接至第一重佈線結構的焊球及凸塊下金屬化物；以及積體被動元件，藉由微型凸塊接合接頭接合至第一重佈線結構中的第一金屬化圖案，積體被動元件鄰近第一導電連接件。

Abstract in simplified Chinese: 一实施例为一种结构，包含：第一晶粒；模制化合物，至少侧向地密封第一晶粒；第一重布线结构，包含在第一晶粒及模制化合物上方延伸的金属化图案；第一导电连接件，包括耦接至第一重布线结构的焊球及凸块下金属化物；以及积体被动组件，借由微型凸块接合接头接合至第一重布线结构中的第一金属化图案，积体被动组件邻近第一导电连接件。

公开(公告)号：TW201742169A

公开(公告)日：2017-12-01

申请号：TW105134686

申请日：2016-10-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 陳英儒 ,  CHEN, YING-JU ,  蘇安治 ,  SU, AN-JHIH ,  吳集錫 ,  WU, CHI-HSI ,  余振華 ,  YU, CHEN-HUA ,  葉德強 ,  YEH, DER-CHYANG ,  陳憲偉 ,  CHEN, HSIEN-WEI

IPC: H01L21/60

CPC classification number: H01L24/32 ,  H01L24/05 ,  H01L24/13 ,  H01L24/16 ,  H01L24/27 ,  H01L24/29 ,  H01L24/83 ,  H01L2224/04026 ,  H01L2224/05017 ,  H01L2224/05024 ,  H01L2224/05147 ,  H01L2224/27462 ,  H01L2224/29026 ,  H01L2224/32148 ,  H01L2224/81125 ,  H01L2224/81801 ,  H01L2924/1203 ,  H01L2924/1205 ,  H01L2924/1206 ,  H01L2924/1207

Abstract: 一種半導體元件結構的製造方法包括在第一元件與第二元件之間形成接合體或接點。第一元件包括積體被動元件及配置在其上的第一接觸墊。第二元件包括第二接觸墊。第一接觸墊具有帶有第一橫向範圍的第一表面。第二接觸墊具有帶有第二橫向範圍的第二表面。第二橫向範圍的寬度小於第一橫向範圍的寬度。接點結構包括第一接觸墊、第二接觸墊以及夾置於第一接觸墊與第二接觸墊之間的焊料層。焊料層具有錐形側壁，且錐形側壁在從第一接觸墊的第一表面遠離而朝向第二接觸墊的第二表面的方向上延伸。第一表面或第二表面中的至少一者實質上是平坦的。

Abstract in simplified Chinese: 一种半导体组件结构的制造方法包括在第一组件与第二组件之间形成接合体或接点。第一组件包括积体被动组件及配置在其上的第一接触垫。第二组件包括第二接触垫。第一接触垫具有带有第一横向范围的第一表面。第二接触垫具有带有第二横向范围的第二表面。第二横向范围的宽度小于第一横向范围的宽度。接点结构包括第一接触垫、第二接触垫以及夹置于第一接触垫与第二接触垫之间的焊料层。焊料层具有锥形侧壁，且锥形侧壁在从第一接触垫的第一表面远离而朝向第二接触垫的第二表面的方向上延伸。第一表面或第二表面中的至少一者实质上是平坦的。