-
公开(公告)号：TWI683408B
公开(公告)日：2020-01-21
申请号：TW107126735
申请日：2017-04-06
发明人： 韓美子 , HAN,MI JA , 崔誠喜 , CHOI,SEONG HEE , 金漢 , KIM,HAN , 金汶日 , KIM,MOON IL , 朴大賢 , PARK,DAE HYUN
IPC分类号： H01L23/522 , H01L23/498 , H01L23/525 , H01L23/31 , H01L23/48
-
公开(公告)号：TW201834189A
公开(公告)日：2018-09-16
申请号：TW106125819
申请日：2017-08-01
发明人： 金漢 , KIM, HAN , 韓美子 , HAN, MI JA , 朴大賢 , PARK, DAE HYUN
IPC分类号： H01L25/065 , H01L25/07 , H01L25/11 , H01L23/538 , H01L23/498 , H01L23/535 , H01L23/31
摘要： 一種扇出型半導體封裝，包括：第一連接構件，具有貫穿孔；第一半導體晶片及第二半導體晶片，配置於貫穿孔中；包封體，包封第一連接構件的至少部分、第一半導體晶片的至少部分以及第二半導體晶片的至少部分；以及第二連接構件，配置於第一連接構件上且配置於第一半導體晶片的主動面上及第二半導體的主動面上。第二連接構件的重佈線層分別藉由多個第一導體及多個第二導體連接至多個第一連接墊及多個第二連接墊。第二導體的高度大於第一導體的高度。
简体摘要： 一种扇出型半导体封装，包括：第一连接构件，具有贯穿孔；第一半导体芯片及第二半导体芯片，配置于贯穿孔中；包封体，包封第一连接构件的至少部分、第一半导体芯片的至少部分以及第二半导体芯片的至少部分；以及第二连接构件，配置于第一连接构件上且配置于第一半导体芯片的主动面上及第二半导体的主动面上。第二连接构件的重布线层分别借由多个第一导体及多个第二导体连接至多个第一连接垫及多个第二连接垫。第二导体的高度大于第一导体的高度。
-
公开(公告)号：TW201816969A
公开(公告)日：2018-05-01
申请号：TW106111481
申请日：2017-04-06
发明人： 韓美子 , HAN, MI JA , 崔誠喜 , CHOI, SEONG HEE , 金漢 , KIM, HAN , 金汶日 , KIM, MOON IL , 朴大賢 , PARK, DAE HYUN
IPC分类号： H01L23/522 , H01L23/498 , H01L23/525 , H01L23/31 , H01L23/48
摘要： 一種扇出型半導體封裝包括：第一連接構件，具有貫穿孔；半導體晶片，配置於第一連接構件的貫穿孔中且具有主動表面及與主動表面相對的被動表面，主動表面上配置有連接墊；包封體，包覆第一連接構件及半導體晶片的被動表面的至少部分；以及第二連接構件，配置於第一連接構件上及半導體晶片的主動表面上。第一連接構件及第二連接構件分別包括電性連接至半導體晶片的連接墊的重佈線層，且第一連接構件包括電性連接至半導體晶片的連接墊的線圈圖案層。
简体摘要： 一种扇出型半导体封装包括：第一连接构件，具有贯穿孔；半导体芯片，配置于第一连接构件的贯穿孔中且具有主动表面及与主动表面相对的被动表面，主动表面上配置有连接垫；包封体，包覆第一连接构件及半导体芯片的被动表面的至少部分；以及第二连接构件，配置于第一连接构件上及半导体芯片的主动表面上。第一连接构件及第二连接构件分别包括电性连接至半导体芯片的连接垫的重布线层，且第一连接构件包括电性连接至半导体芯片的连接垫的线圈图案层。
-
公开(公告)号：TWI651823B
公开(公告)日：2019-02-21
申请号：TW106105819
申请日：2017-02-22
发明人： 朴大賢 , PARK, DAE HYUN , 趙銀貞 , JO, EUN JUNG , 鄭丞洹 , JEONG, SUNG WON , 金漢 , KIM, HAN , 韓美子 , HAN, MI JA
-
公开(公告)号：TW201839947A
公开(公告)日：2018-11-01
申请号：TW107126735
申请日：2017-04-06
发明人： 韓美子 , HAN,MI JA , 崔誠喜 , CHOI,SEONG HEE , 金漢 , KIM,HAN , 金汶日 , KIM,MOON IL , 朴大賢 , PARK,DAE HYUN
IPC分类号： H01L23/522 , H01L23/498 , H01L23/525 , H01L23/31 , H01L23/48
摘要： 一種扇出型半導體封裝包括：第一連接構件，具有貫穿孔；半導體晶片，配置於第一連接構件的貫穿孔中且具有主動表面及與主動表面相對的被動表面，主動表面上配置有連接墊；包封體，包覆第一連接構件及半導體晶片的被動表面的至少部分；以及第二連接構件，配置於第一連接構件上及半導體晶片的主動表面上。第一連接構件及第二連接構件分別包括電性連接至半導體晶片的連接墊的重佈線層，且第一連接構件包括電性連接至半導體晶片的連接墊的線圈圖案層。
简体摘要： 一种扇出型半导体封装包括：第一连接构件，具有贯穿孔；半导体芯片，配置于第一连接构件的贯穿孔中且具有主动表面及与主动表面相对的被动表面，主动表面上配置有连接垫；包封体，包覆第一连接构件及半导体芯片的被动表面的至少部分；以及第二连接构件，配置于第一连接构件上及半导体芯片的主动表面上。第一连接构件及第二连接构件分别包括电性连接至半导体芯片的连接垫的重布线层，且第一连接构件包括电性连接至半导体芯片的连接垫的线圈图案层。
-
公开(公告)号：TW201813031A
公开(公告)日：2018-04-01
申请号：TW106105819
申请日：2017-02-22
发明人： 朴大賢 , PARK, DAE HYUN , 趙銀貞 , JO, EUN JUNG , 鄭丞洹 , JEONG, SUNG WON , 金漢 , KIM, HAN , 韓美子 , HAN, MI JA
CPC分类号： H01L25/0657 , H01L23/3157 , H01L24/02 , H01L24/09 , H01L24/49 , H01L2224/02372 , H01L2224/02373 , H01L2224/02379 , H01L2224/04105 , H01L2224/12105 , H01L2224/48227 , H01L2224/73265 , H01L2225/0651 , H01L2225/06548 , H01L2225/06582 , H01L2924/15311
摘要： 一種扇出型半導體封裝包括：第一互連構件，具有貫穿孔；第一半導體晶片，安置於貫穿孔中且具有安置有連接墊的主動表面及被動表面；第一囊封體，囊封第一互連構件及第一半導體晶片的至少某些部分；第二互連構件，安置於第一互連構件及第一半導體晶片上；第二半導體晶片，安置於第一囊封體上且具有安置有連接墊的主動表面；以及第二囊封體，囊封第二半導體晶片的至少某些部分。第一互連構件及第二互連構件分別包括電性連接至第一半導體晶片的連接墊的重佈線層，且第二半導體晶片的連接墊藉由導線而電性連接至第一互連構件的重佈線層。
简体摘要： 一种扇出型半导体封装包括：第一互连构件，具有贯穿孔；第一半导体芯片，安置于贯穿孔中且具有安置有连接垫的主动表面及被动表面；第一囊封体，囊封第一互连构件及第一半导体芯片的至少某些部分；第二互连构件，安置于第一互连构件及第一半导体芯片上；第二半导体芯片，安置于第一囊封体上且具有安置有连接垫的主动表面；以及第二囊封体，囊封第二半导体芯片的至少某些部分。第一互连构件及第二互连构件分别包括电性连接至第一半导体芯片的连接垫的重布线层，且第二半导体芯片的连接垫借由导线而电性连接至第一互连构件的重布线层。
-
公开(公告)号：TW201431456A
公开(公告)日：2014-08-01
申请号：TW102144749
申请日：2013-12-06
发明人： 李斗煥 , LEE, DOO HWAN , 鄭栗敎 , CHUNG, YUL KYO , 朴大賢 , PARK, DAE HYUN , 申伊那 , SHIN, YEE NA , 李承恩 , LEE, SEUNG EUN
IPC分类号： H05K3/46
CPC分类号： H05K1/185 , H01L2224/16227 , H01L2924/15313 , H05K1/0231 , H05K3/4602 , H05K3/4644 , H05K2201/10015 , Y10T29/49139
摘要： 本發明係揭露一種具有一電子元件內嵌於其中的基板，包括：一第一絕緣層、一電子元件、複數個堆積的絕緣層、一上電路圖案與一下電路圖案、及複數個介層。第一絕緣層包括一空腔，且包括一第一電路圖案與一第二電路圖案，第一電路圖案與第二電路圖案分別提供於第一絕緣層之上表面與下表面之上。電子元件至少部分地插入空腔中，且電子元件包括一外部電極。複數個堆積的絕緣層堆疊於第一絕緣層之上或之下。上電路圖案與下電路圖案分別形成於堆積的絕緣層之上。複數個介層將外部電極、上電路圖案、第一電路圖案、第二電路圖案、與下電路圖案彼此連接，以形成一電性迴路。藉由這些配置，經由電子元件與外部裝置彼此連接的路徑之阻抗，相較於相關技術可能降低。
简体摘要： 本发明系揭露一种具有一电子组件内嵌于其中的基板，包括：一第一绝缘层、一电子组件、复数个堆积的绝缘层、一上电路图案与一下电路图案、及复数个介层。第一绝缘层包括一空腔，且包括一第一电路图案与一第二电路图案，第一电路图案与第二电路图案分别提供于第一绝缘层之上表面与下表面之上。电子组件至少部分地插入空腔中，且电子组件包括一外部电极。复数个堆积的绝缘层堆栈于第一绝缘层之上或之下。上电路图案与下电路图案分别形成于堆积的绝缘层之上。复数个介层将外部电极、上电路图案、第一电路图案、第二电路图案、与下电路图案彼此连接，以形成一电性回路。借由这些配置，经由电子组件与外部设备彼此连接的路径之阻抗，相较于相关技术可能降低。
-
公开(公告)号：TW201820568A
公开(公告)日：2018-06-01
申请号：TW106126171
申请日：2017-08-03
发明人： 金漢 , KIM, HAN , 韓美子 , HAN, MI JA , 朴大賢 , PARK, DAE HYUN , 李尙鍾 , LEE, SANG JONG , 崔誠喜 , CHOI, SEONG HEE
摘要： 本發明提供一種扇出型半導體封裝，包括：第一連接構件，具有貫穿孔；半導體晶片，配置於第一連接構件的貫穿孔中，並具有主動面以及與主動面相對的非主動面，主動面上配置有連接墊；包封體，包覆第一連接構件的至少部分以及半導體晶片的非主動面的至少部分；以及第二連接構件，配置於第一連接構件及半導體晶片的主動面上，且第二連接構件包括電性連接至連接墊的重佈線層。第一連接構件包括環繞半導體晶片的側表面的第一電磁干擾阻擋部，第二連接構件包括環繞重佈線層的第二電磁干擾阻擋部，且第一電磁干擾阻擋部及第二電磁干擾阻擋部彼此連接。
简体摘要： 本发明提供一种扇出型半导体封装，包括：第一连接构件，具有贯穿孔；半导体芯片，配置于第一连接构件的贯穿孔中，并具有主动面以及与主动面相对的非主动面，主动面上配置有连接垫；包封体，包覆第一连接构件的至少部分以及半导体芯片的非主动面的至少部分；以及第二连接构件，配置于第一连接构件及半导体芯片的主动面上，且第二连接构件包括电性连接至连接垫的重布线层。第一连接构件包括环绕半导体芯片的侧表面的第一电磁干扰阻挡部，第二连接构件包括环绕重布线层的第二电磁干扰阻挡部，且第一电磁干扰阻挡部及第二电磁干扰阻挡部彼此连接。
-
公开(公告)号：TW201709777A
公开(公告)日：2017-03-01
申请号：TW105114045
申请日：2016-05-06
发明人： 朴大賢 , PARK, DAE HYUN , 金漢 , KIM, HAN , 許康憲 , HUR, KANG HEON , 高永寬 , KO, YOUNG GWAN , 沈正虎 , SHIM, JUNG HO
CPC分类号： H01L21/568 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/19 , H01L2224/20 , H01L2224/24227 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2924/15311 , H01L2924/19105 , H01L2924/3025 , H01L2924/3511 , H01L2924/37001 , H01L2924/00012 , H01L2924/00
摘要： 提供一種電子元件封裝及其製造方法。所述電子元件封裝包括：框架，具有貫穿孔；電子元件，安置於所述框架的所述貫穿孔中；以及重新分配部，安置於所述框架及所述電子元件的一側上。所述框架的一或多個第一配線層經由所述重新分配部而電性連接至所述電子元件。
简体摘要： 提供一种电子组件封装及其制造方法。所述电子组件封装包括：框架，具有贯穿孔；电子组件，安置于所述框架的所述贯穿孔中；以及重新分配部，安置于所述框架及所述电子组件的一侧上。所述框架的一或多个第一配线层经由所述重新分配部而电性连接至所述电子组件。
-
公开(公告)号：TWI388274B
公开(公告)日：2013-03-01
申请号：TW097151691
申请日：2008-12-31
发明人： 金漢 , KIM, HAN , 具慈富 , KOO, JA-BU , 朴大賢 , PARK, DAE-HYUN
CPC分类号： H01P1/20345 , H01P1/2005 , H05K1/0236 , H05K3/429 , H05K2201/09309 , H05K2201/09518 , H05K2201/09627 , H05K2201/09681
-
-
-
-
-
-
-
-
-
搜索结果
20 条记录 (耗时 0.026 秒)
