公开(公告)号：TWI423385B

公开(公告)日：2014-01-11

申请号：TW098110820

申请日：2009-04-01

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 鄭鈞隆 ,  CHENG, CHUNG LONG ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY

IPC: H01L21/76 ,  H01L21/8232

CPC classification number: H01L21/76229 ,  H01L21/823481 ,  H01L21/823878 ,  H01L27/105

公开(公告)号：TW201015663A

公开(公告)日：2010-04-16

申请号：TW098110820

申请日：2009-04-01

Applicant: 台灣積體電路製造股份有限公司

Inventor： 鄭鈞隆 ,  鄭光茗 ,  莊學理

IPC: H01L

CPC classification number: H01L21/76229 ,  H01L21/823481 ,  H01L21/823878 ,  H01L27/105

Abstract: 本發明是揭露一種半導體裝置的製造方法，可改善其性能。上述方法包含：提供一基底，其具有一第一區與一第二區；在上述第一區與上述第二區區中，分別形成至少一第一隔離區與至少一第二隔離區，上述至少一第一隔離區具有一第一深寬比(aspect ratio)，上述至少一第二隔離區具有一第二深寬比；執行一高深寬比沈積製程，以在上述基底的上述第一區與上述第二區上形成一第一層；從上述第二區移除上述第一層；以及執行一高密度電漿沈積製程，以在上述基底的上述第一區與上述第二區上形成一第二層。

Abstract in simplified Chinese: 本发明是揭露一种半导体设备的制造方法，可改善其性能。上述方法包含：提供一基底，其具有一第一区与一第二区；在上述第一区与上述第二区区中，分别形成至少一第一隔离区与至少一第二隔离区，上述至少一第一隔离区具有一第一深宽比(aspect ratio)，上述至少一第二隔离区具有一第二深宽比；运行一高深宽比沉积制程，以在上述基底的上述第一区与上述第二区上形成一第一层；从上述第二区移除上述第一层；以及运行一高密度等离子沉积制程，以在上述基底的上述第一区与上述第二区上形成一第二层。

公开(公告)号：TWI420650B

公开(公告)日：2013-12-21

申请号：TW098129013

申请日：2009-08-28

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 徐振斌 ,  HSU, CHEN PIN ,  鄭鈞隆 ,  CHENG, CHUNG LONG ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY

IPC: H01L27/04 ,  H01L21/28

CPC classification number: H01L27/0629 ,  H01L21/82345 ,  H01L27/088 ,  H01L29/66545 ,  Y10S438/926

公开(公告)号：TW201027749A

公开(公告)日：2010-07-16

申请号：TW098128996

申请日：2009-08-28

Applicant: 台灣積體電路製造股份有限公司

Inventor： 李後儒 ,  鄭鈞隆 ,  鄭光茗 ,  莊學理

IPC: H01L

CPC classification number: H01L21/823425 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66628 ,  H01L29/7848

Abstract: 本發明提供一種具有金屬閘極堆疊之積體電路,包括半導體基板;閘極堆疊位於半導體基板上,其中閘極堆疊包括高介電材料層與位於高介電材料層上的第一金屬層;以及凸起的源極/汲極區位於閘極堆疊之側壁上,且凸起的源極/汲極區係由磊晶法形成;其中半導體基板包括矽鍺特徵位於凸起的源極/汲極區下。

Abstract in simplified Chinese: 本发明提供一种具有金属闸极堆栈之集成电路,包括半导体基板;闸极堆栈位于半导体基板上,其中闸极堆栈包括高介电材料层与位于高介电材料层上的第一金属层;以及凸起的源极/汲极区位于闸极堆栈之侧壁上,且凸起的源极/汲极区系由磊晶法形成;其中半导体基板包括硅锗特征位于凸起的源极/汲极区下。

公开(公告)号：TWI466293B

公开(公告)日：2014-12-21

申请号：TW098128996

申请日：2009-08-28

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 李後儒 ,  LI, HOU JU ,  鄭鈞隆 ,  CHENG, CHUNG LONG ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY

IPC: H01L29/78 ,  H01L27/092 ,  H01L21/8238

CPC classification number: H01L21/823425 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66628 ,  H01L29/7848

公开(公告)号：TWI396239B

公开(公告)日：2013-05-11

申请号：TW096115336

申请日：2007-04-30

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 莊學理 ,  HARRY CHUANG ,  梁孟松 ,  LIANG, MONG SONG ,  鄭光茗 ,  THEI, KONG BENG ,  高榮輝 ,  KAO, JUNG HUI ,  鄭鈞隆 ,  CHENG, CHUNG LONG ,  鍾昇鎮 ,  CHUNG, SHENG CHEN ,  郭文輝 ,  GUO, WEN HUEI

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1203 ,  H01L29/7843

公开(公告)号：TW201241936A

公开(公告)日：2012-10-16

申请号：TW101113900

申请日：2007-04-30

Applicant: 台灣積體電路製造股份有限公司

Inventor： 莊學理 ,  梁孟松 ,  鄭光茗 ,  高榮輝 ,  鄭鈞隆 ,  鍾昇鎮 ,  郭文輝

IPC: H01L

CPC classification number: H01L21/823807 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1203 ,  H01L29/7843

Abstract: 一種半導體結構,包括:一基底包括一第一區域和一第二區域;一第一MOS元件位於第一區域中;一被動元件位於第二區域中,其中第一MOS元件和被動元件包括第一導電型態摻雜物,第一MOS元件之第一導電型態摻雜物的第一濃度較被動元件件之第一導電型態摻雜物的第二濃度高。

Abstract in simplified Chinese: 一种半导体结构,包括:一基底包括一第一区域和一第二区域;一第一MOS组件位于第一区域中;一被动组件位于第二区域中,其中第一MOS组件和被动组件包括第一导电型态掺杂物,第一MOS组件之第一导电型态掺杂物的第一浓度较被动组件件之第一导电型态掺杂物的第二浓度高。

公开(公告)号：TWI588905B

公开(公告)日：2017-06-21

申请号：TW101113900

申请日：2007-04-30

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 莊學理 ,  CHUANG, HARRY ,  梁孟松 ,  LIANG, MONG SONG ,  鄭光茗 ,  THEI, KONG BENG ,  高榮輝 ,  KAO, JUNG HUI ,  鄭鈞隆 ,  CHENG, CHUNG LONG ,  鍾昇鎮 ,  CHUNG, SHENG CHEN ,  郭文輝 ,  GUO, WEN HUEI

IPC: H01L21/336 ,  H01L29/78 ,  H01L21/8238

CPC classification number: H01L21/823807 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0629 ,  H01L27/1203 ,  H01L29/7843

公开(公告)号：TWI351754B

公开(公告)日：2011-11-01

申请号：TW096141558

申请日：2007-11-02

Applicant: 台灣積體電路製造股份有限公司

Inventor： 莊學理 ,  鄭光茗 ,  徐振斌 ,  鄭鈞隆 ,  梁孟松

IPC: H01L

CPC classification number: H01L27/0207 ,  H01L27/11 ,  H01L27/1104

Abstract: 本發明提供一種半導體結構，其包含排列為複數列及複數行之單元金氧半(MOS)元件的一陣列。每一單元MOS元件包含安排於一列方向之一主動區域以及安排於一行方向之一閘極電極。半導體結構更包含在陣列中之一第一單元MOS元件以及在陣列中之一第二單元MOS元件，其中第一及第二單元MOS元件之主動區域具有不同的導電型式。

Abstract in simplified Chinese: 本发明提供一种半导体结构，其包含排列为复数列及复数行之单元金氧半(MOS)组件的一数组。每一单元MOS组件包含安排于一列方向之一主动区域以及安排于一行方向之一闸极电极。半导体结构更包含在数组中之一第一单元MOS组件以及在数组中之一第二单元MOS组件，其中第一及第二单元MOS组件之主动区域具有不同的导电型式。

公开(公告)号：TWI337390B

公开(公告)日：2011-02-11

申请号：TW096102283

申请日：2007-01-22

Applicant: 台灣積體電路製造股份有限公司

Inventor： 莊學理 ,  鄭光茗 ,  鄭鈞隆 ,  鍾昇鎮 ,  郭文暉 ,  高榮輝 ,  陳嘉仁 ,  梁孟松

IPC: H01L

CPC classification number: H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/7843

Abstract: 本發明提供一種半導體元件之製造方法，包括下列步驟：提供一半導體基板，至少具有一PMOS元件與一NMOS元件；順應性地形成一第一絕緣層於該PMOS元件與該NMOS元件上方；順應性地形成一第二絕緣層於該第一絕緣層上方；薄化位於該PMOS元件上方之該第二絕緣層以留下一殘餘部分；對該PMOS元件與該NMOS元件進行一第一加熱處理；以及移除位於該NMOS元件上方之該第二絕緣層以及位於該PMOS元件上方之該第二絕緣層之該殘餘部分，並薄化位於該PMOS元件與該NMOS元件上方之該第一絕緣層以留下一殘餘部分。

Abstract in simplified Chinese: 本发明提供一种半导体组件之制造方法，包括下列步骤：提供一半导体基板，至少具有一PMOS组件与一NMOS组件；顺应性地形成一第一绝缘层于该PMOS组件与该NMOS组件上方；顺应性地形成一第二绝缘层于该第一绝缘层上方；薄化位于该PMOS组件上方之该第二绝缘层以留下一残余部分；对该PMOS组件与该NMOS组件进行一第一加热处理；以及移除位于该NMOS组件上方之该第二绝缘层以及位于该PMOS组件上方之该第二绝缘层之该残余部分，并薄化位于该PMOS组件与该NMOS组件上方之该第一绝缘层以留下一残余部分。