傳收器組以及相關路由器
    5.
    发明专利
    傳收器組以及相關路由器 审中-公开
    传收器组以及相关路由器

    公开(公告)号:TW201722115A

    公开(公告)日:2017-06-16

    申请号:TW105133335

    申请日:2016-10-14

    Abstract: 一種收發器群組包含複數個收發器;其中該收發器群組透過一導線而執行傳輸及接收,且該等收發器中之每一者包含一傳輸器及一接收器,且該傳輸器包含:一載波產生器,其經配置以產生具有不同頻率之複數個載波以用於複數個待傳輸資料串流;一調變器,其耦合至該等待傳輸資料串流及該載波產生器以產生在該複數個載波上攜載之複數個經調變資料串流;及一加總器,其經配置以將該複數個經調變資料串流合併為至該導線之一輸出訊號;且該接收器包含:一載波產生器,其經配置以產生具有不同頻率之複數個載波以用於自該導線所接收之一輸入訊號;及一解調變器,其耦合至該輸入訊號及該載波產生器以產生複數個經解調變資料串流。

    Abstract in simplified Chinese: 一种收发器群组包含复数个收发器;其中该收发器群组透过一导线而运行传输及接收,且该等收发器中之每一者包含一传输器及一接收器,且该传输器包含:一载波产生器,其经配置以产生具有不同频率之复数个载波以用于复数个待传输数据串流;一调制器,其耦合至该等待传输数据串流及该载波产生器以产生在该复数个载波上携载之复数个经调制数据串流;及一加总器,其经配置以将该复数个经调制数据串流合并为至该导线之一输出信号;且该接收器包含:一载波产生器,其经配置以产生具有不同频率之复数个载波以用于自该导线所接收之一输入信号;及一解调制器,其耦合至该输入信号及该载波产生器以产生复数个经解调制数据串流。

    鎖相迴路
    8.
    发明专利
    鎖相迴路 审中-公开
    锁相回路

    公开(公告)号:TW201904201A

    公开(公告)日:2019-01-16

    申请号:TW107118948

    申请日:2018-06-01

    Abstract: 全數位鎖相迴路接收用於使全數位鎖相迴路內的類比電路運行的類比輸入電源電壓。本公開的實施例的全數位鎖相迴路將類比輸入電源電壓按比例調整以提供用於使全數位鎖相迴路內的數位電路運行的數位輸入電源電壓。類比電路包含時間數位轉換器以測量全數位鎖相迴路內的相位誤差。時間數位轉換器的解析度至少部分地依賴於數位輸入電源電壓。數位電路調節數位輸入電源電壓以穩定在製程、電壓及/或溫度變化時的時間數位轉換器的解析度。此穩定的時間數位轉換器的解析度可使得全數位鎖相迴路保持在製程、電壓及/或溫度變化時的固定帶內相位雜訊。

    Abstract in simplified Chinese: 全数码锁相回路接收用于使全数码锁相回路内的模拟电路运行的模拟输入电源电压。本公开的实施例的全数码锁相回路将模拟输入电源电压按比例调整以提供用于使全数码锁相回路内的数字电路运行的数码输入电源电压。模拟电路包含时间数码转换器以测量全数码锁相回路内的相位误差。时间数码转换器的分辨率至少部分地依赖于数码输入电源电压。数字电路调节数码输入电源电压以稳定在制程、电压及/或温度变化时的时间数码转换器的分辨率。此稳定的时间数码转换器的分辨率可使得全数码锁相回路保持在制程、电压及/或温度变化时的固定带内相位噪声。

    整合扇出型封裝系統之耦合電容裝置
    9.
    发明专利
    整合扇出型封裝系統之耦合電容裝置 审中-公开
    集成扇出型封装系统之耦合电容设备

    公开(公告)号:TW201838111A

    公开(公告)日:2018-10-16

    申请号:TW106127651

    申请日:2017-08-15

    Abstract: 半導體裝置包括複數個重分佈層、介電層和導電結構。複數個重分佈層形成於裝置晶片上,以在封裝中提供裝置晶片與外部連接件之間的電性連接。介電層設置於所述重分佈層之間,以形成電容結構。導電結構形成並耦合於裝置晶片和重分佈層之間。

    Abstract in simplified Chinese: 半导体设备包括复数个重分布层、介电层和导电结构。复数个重分布层形成于设备芯片上,以在封装中提供设备芯片与外部连接件之间的电性连接。介电层设置于所述重分布层之间,以形成电容结构。导电结构形成并耦合于设备芯片和重分布层之间。

Patent Agency Ranking