-
公开(公告)号:TWI585970B
公开(公告)日:2017-06-01
申请号:TW105118344
申请日:2016-06-13
发明人: 博多 馬督兒 , BOBDE, MADHUR , 管靈鵬 , GUAN, LINGPENG , 帕德馬納班 凱西克 , PADMANABHAN, KARTHIK , 耶爾馬茲 哈姆紮 , YILMAZ, HAMZA
CPC分类号: H01L29/7823 , H01L29/063 , H01L29/0634 , H01L29/0696 , H01L29/0865 , H01L29/0878 , H01L29/0882 , H01L29/1079 , H01L29/1095 , H01L29/402 , H01L29/404 , H01L29/405 , H01L29/4175 , H01L29/41766 , H01L29/66681 , H01L29/66712 , H01L29/7809 , H01L29/7811 , H01L29/7816
-
公开(公告)号:TWI491042B
公开(公告)日:2015-07-01
申请号:TW101140936
申请日:2012-11-05
发明人: 陳柏羽 , CHEN, PO YU
IPC分类号: H01L29/78 , H01L21/762
CPC分类号: H01L29/7809 , H01L21/26513 , H01L21/76232 , H01L21/76283 , H01L27/1203 , H01L29/0653 , H01L29/0865 , H01L29/0882 , H01L29/1037 , H01L29/1095 , H01L29/66704 , H01L29/66712 , H01L29/66734 , H01L29/7812 , H01L29/7813 , H01L29/7824 , H01L29/7825 , H01L29/78642
-
公开(公告)号:TWI482281B
公开(公告)日:2015-04-21
申请号:TW100129394
申请日:2011-08-17
发明人: 加內特 馬丁 , GARNETT, MARTIN E.
IPC分类号: H01L29/78 , H01L21/768
CPC分类号: H01L29/7813 , H01L23/3107 , H01L24/05 , H01L24/48 , H01L25/072 , H01L29/0878 , H01L29/1066 , H01L29/41766 , H01L29/4238 , H01L29/456 , H01L29/66727 , H01L29/66734 , H01L29/7809 , H01L29/8083 , H01L2224/48247 , H01L2924/00014 , H01L2924/12032 , H01L2924/13062 , H01L2924/13091 , H01L2924/14 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
-
公开(公告)号:TW201338168A
公开(公告)日:2013-09-16
申请号:TW101148237
申请日:2012-12-19
发明人: 鄭志昌 , CHENG, CHIH CHANG , 朱馥鈺 , CHU, FU YU , 柳瑞興 , LIU, RUEY HSIN
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/7809 , H01L21/265 , H01L21/2815 , H01L29/0696 , H01L29/0878 , H01L29/407 , H01L29/41741 , H01L29/41766 , H01L29/4236 , H01L29/42364 , H01L29/42368 , H01L29/42376 , H01L29/66666 , H01L29/66734 , H01L29/7813 , H01L29/7827
摘要: 電晶體包含一具有溝槽於其中之摻雜層、一基體結構位於此摻雜層上、一絕緣體部分覆蓋此溝槽、及一第一導電元件埋藏於此摻雜層及此基體結構中並藉由一絕緣體與此此摻雜層及此基體結構相隔。此摻雜層具有第一摻雜型態。此基體結構具有一上表面及包含一基體區。此基體區具有一不同於第一摻雜型態之第二摻雜型態。此溝槽具有一底表面。此第一導電元件自一實質上與此基體結構之上表面齊平之位置朝此溝槽之底表面延伸。此第一導電元件與此摻雜層重疊而具有一重疊距離,且此重疊距離為0至2 μm。
简体摘要: 晶体管包含一具有沟槽于其中之掺杂层、一基体结构位于此掺杂层上、一绝缘体部分覆盖此沟槽、及一第一导电组件埋藏于此掺杂层及此基体结构中并借由一绝缘体与此此掺杂层及此基体结构相隔。此掺杂层具有第一掺杂型态。此基体结构具有一上表面及包含一基体区。此基体区具有一不同于第一掺杂型态之第二掺杂型态。此沟槽具有一底表面。此第一导电组件自一实质上与此基体结构之上表面齐平之位置朝此沟槽之底表面延伸。此第一导电组件与此掺杂层重叠而具有一重叠距离,且此重叠距离为0至2 μm。
-
5.垂直擴散金屬氧化物半導體場效電晶體 VERTICAL DMOS-FIELD EFFECT TRANSISTOR 审中-公开
简体标题: 垂直扩散金属氧化物半导体场效应管 VERTICAL DMOS-FIELD EFFECT TRANSISTOR公开(公告)号:TW201232710A
公开(公告)日:2012-08-01
申请号:TW100142125
申请日:2011-11-17
申请人: 微晶片科技公司
IPC分类号: H01L
CPC分类号: H01L29/7802 , H01L29/1045 , H01L29/1095 , H01L29/42372 , H01L29/42376 , H01L29/4238 , H01L29/66712 , H01L29/7809
摘要: 一種垂直擴散金屬氧化物半導體(DMOS)場效電晶體(FET)具有一單元結構,該單元結構具有:一基板;在該基板上的具有第一傳導類型之一磊晶層或井;具有第二傳導類型之第一基極區域及第二基極區域,其配置於該磊晶層或井內且間隔開一預定義之距離;具有一第一傳導類型之第一源極區域及第二源極區域,其分別配置於該第一基極區域及該第二基極區域內;一閘極結構,其藉由一絕緣層而與該磊晶層或井絕緣且配置於該第一基極區域與該第二基極區域之間的區域上方且至少部分覆蓋該第一基極區域及該第二基極區域,其中該閘極結構包含間隔開之第一閘極及第二閘極,其中每一閘極覆蓋該基極區域之一各別部分。
简体摘要: 一种垂直扩散金属氧化物半导体(DMOS)场效应管(FET)具有一单元结构,该单元结构具有:一基板;在该基板上的具有第一传导类型之一磊晶层或井;具有第二传导类型之第一基极区域及第二基极区域,其配置于该磊晶层或井内且间隔开一预定义之距离;具有一第一传导类型之第一源极区域及第二源极区域,其分别配置于该第一基极区域及该第二基极区域内;一闸极结构,其借由一绝缘层而与该磊晶层或井绝缘且配置于该第一基极区域与该第二基极区域之间的区域上方且至少部分覆盖该第一基极区域及该第二基极区域,其中该闸极结构包含间隔开之第一闸极及第二闸极,其中每一闸极覆盖该基极区域之一各别部分。
-
6.半導體裝置及其製造方法 SEMICONDUCTOR DEVICES AND FABRICATION METHODS THEREOF 审中-公开
简体标题: 半导体设备及其制造方法 SEMICONDUCTOR DEVICES AND FABRICATION METHODS THEREOF公开(公告)号:TW201041138A
公开(公告)日:2010-11-16
申请号:TW099105597
申请日:2010-02-26
申请人: 台灣積體電路製造股份有限公司
IPC分类号: H01L
CPC分类号: H01L29/7827 , H01L29/0653 , H01L29/41766 , H01L29/66666 , H01L29/66712 , H01L29/7809
摘要: 本發明揭露一種半導體裝置提供高崩潰電壓和低開啓電阻。該半導體裝置包括:一基底;一埋藏n+層設置於該基底中;一n型磊晶層設置於該埋藏n+層之上;一p型井設置於該n型磊晶層中;一源極n+區域設置於該p型井中且一端連接至一源極接觸;一第一絕緣層設置於該p型井和該n型磊晶層的頂部;一閘極設置於該第一絕緣層的頂部;以及一金屬電極自該埋藏n+層延伸至一汲極接觸,其中該金屬電極藉由一第二絕緣層而與該n型磊晶層和該p型井絕緣。
简体摘要: 本发明揭露一种半导体设备提供高崩溃电压和低开启电阻。该半导体设备包括:一基底;一埋藏n+层设置于该基底中;一n型磊晶层设置于该埋藏n+层之上;一p型井设置于该n型磊晶层中;一源极n+区域设置于该p型井中且一端连接至一源极接触;一第一绝缘层设置于该p型井和该n型磊晶层的顶部;一闸极设置于该第一绝缘层的顶部;以及一金属电极自该埋藏n+层延伸至一汲极接触,其中该金属电极借由一第二绝缘层而与该n型磊晶层和该p型井绝缘。
-
7.包括溝槽和溝槽內的傳導結構的電子裝置以及形成該電子裝置的方法 ELECTRONIC DEVICE INCLUDING A TRENCH AND A CONDUCTIVE STRUCTURE THEREIN AND A PROCESS OF FORMING THE SAME 审中-公开
简体标题: 包括沟槽和沟槽内的传导结构的电子设备以及形成该电子设备的方法 ELECTRONIC DEVICE INCLUDING A TRENCH AND A CONDUCTIVE STRUCTURE THEREIN AND A PROCESS OF FORMING THE SAME公开(公告)号:TW201034087A
公开(公告)日:2010-09-16
申请号:TW098136007
申请日:2009-10-23
申请人: 半導體組件工業公司
发明人: 羅格 古伊塔 賈伍美 , 莫恩斯 彼德 , 塔克 馬尼斯
IPC分类号: H01L
CPC分类号: H01L29/41766 , H01L21/26586 , H01L29/0634 , H01L29/0653 , H01L29/0878 , H01L29/1095 , H01L29/41741 , H01L29/456 , H01L29/66719 , H01L29/7809
摘要: 一種電子裝置可以包括具有主表面的第一層、鄰近主表面的井區以及與主表面和井區都隔開的內埋摻雜區。電子裝置還可以包括朝內埋摻雜區延伸的溝槽,其中,溝槽具有側壁和沿著溝槽的側壁的側壁摻雜區,其中,側壁摻雜區延伸的深度比井區深。第一層和內埋區具有第一導電類型,而井區具有與第一導電類型相反的第二導電類型。電子裝置可以包括溝槽內的傳導結構,其中,傳導結構電連接至內埋摻雜區,並與側壁摻雜區電絕緣。還描述了一種用於形成該電子裝置的方法。
简体摘要: 一种电子设备可以包括具有主表面的第一层、邻近主表面的井区以及与主表面和井区都隔开的内埋掺杂区。电子设备还可以包括朝内埋掺杂区延伸的沟槽,其中,沟槽具有侧壁和沿着沟槽的侧壁的侧壁掺杂区,其中,侧壁掺杂区延伸的深度比井区深。第一层和内埋区具有第一导电类型,而井区具有与第一导电类型相反的第二导电类型。电子设备可以包括沟槽内的传导结构,其中,传导结构电连接至内埋掺杂区,并与侧壁掺杂区电绝缘。还描述了一种用于形成该电子设备的方法。
-
8.形成半導體裝置的背部電極到頂邊接觸窗之結構及方法 STRUCTURE AND METHOD OF FORMING A TOPSIDE CONTACT TO A BACKSIDE TERMINAL OF A SEMICONDUCTOR DEVICE 审中-公开
简体标题: 形成半导体设备的背部电极到顶边接触窗之结构及方法 STRUCTURE AND METHOD OF FORMING A TOPSIDE CONTACT TO A BACKSIDE TERMINAL OF A SEMICONDUCTOR DEVICE公开(公告)号:TW200919637A
公开(公告)日:2009-05-01
申请号:TW097137710
申请日:2008-10-01
IPC分类号: H01L
CPC分类号: H01L29/7811 , H01L24/12 , H01L29/0657 , H01L29/41741 , H01L29/41766 , H01L29/66734 , H01L29/7395 , H01L29/7397 , H01L29/7809 , H01L29/7813 , H01L29/872 , H01L2924/01055 , H01L2924/12032 , H01L2924/13055 , H01L2924/13091 , H01L2924/3025 , H01L2924/00
摘要: 一種垂直傳導的半導體裝置包含一半導體基材具有一頂側表面與一反側表面。該半導體基材係作為該垂直傳導裝置之一端子用以在操作時偏壓該垂直傳導裝置。一磊晶層延伸於該半導體基材的頂側表面上,但在達到該半導體基材的一邊緣之前會終止,而可沿該半導體基材的一周緣形成一凹陷區域。一互接層會伸入該凹陷區域中,但在達到該半導體基材的一邊緣之前會終止。該互接層會電接觸在該凹陷區域中之半導體基材的頂側表面,而來提供一至該半導體基材的頂側接點。
简体摘要: 一种垂直传导的半导体设备包含一半导体基材具有一顶侧表面与一反侧表面。该半导体基材系作为该垂直传导设备之一端子用以在操作时偏压该垂直传导设备。一磊晶层延伸于该半导体基材的顶侧表面上,但在达到该半导体基材的一边缘之前会终止,而可沿该半导体基材的一周缘形成一凹陷区域。一互接层会伸入该凹陷区域中,但在达到该半导体基材的一边缘之前会终止。该互接层会电接触在该凹陷区域中之半导体基材的顶侧表面,而来提供一至该半导体基材的顶侧接点。
-
9.半導體裝置及其製造方法 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME 审中-公开
简体标题: 半导体设备及其制造方法 SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME公开(公告)号:TW200845394A
公开(公告)日:2008-11-16
申请号:TW097113792
申请日:2008-04-16
发明人: 張炳 JANG, BYUNG TAK
IPC分类号: H01L
CPC分类号: H01L29/7813 , H01L29/0653 , H01L29/0696 , H01L29/41766 , H01L29/4238 , H01L29/66719 , H01L29/66734 , H01L29/7809
摘要: 一種半導體裝置及其製造方法,此種半導體裝置可提供一具有一頂汲極結構的溝槽型金氧半導體(Trench MOS)電晶體。此半導體裝置係包含有:一第一導電型井,係配設於一半導體基板中;一第二導電型井,係配設於第一導電型井之上;複數個溝槽,係透過部份地去除第二導電型井及第一導電型井而形成;複數個閘極,係配設於這些溝槽中,並且這些閘極具有一閘極介電層,閘極介電層係配設於各個閘極與溝槽之側壁之間;一第一導電型源極區及一第二導電型主體區,係配設於第二導電型井之上,第一導電型源極區圍繞閘極之一側表面;以及一共同汲極,係配設於這些閘極之間,並且共同汲極與第一導電型井相連接。
简体摘要: 一种半导体设备及其制造方法,此种半导体设备可提供一具有一顶汲极结构的沟槽型金属氧化物半导体(Trench MOS)晶体管。此半导体设备系包含有:一第一导电型井,系配设于一半导体基板中;一第二导电型井,系配设于第一导电型井之上;复数个沟槽,系透过部份地去除第二导电型井及第一导电型井而形成;复数个闸极,系配设于这些沟槽中,并且这些闸极具有一闸极介电层,闸极介电层系配设于各个闸极与沟槽之侧壁之间;一第一导电型源极区及一第二导电型主体区,系配设于第二导电型井之上,第一导电型源极区围绕闸极之一侧表面;以及一共同汲极,系配设于这些闸极之间,并且共同汲极与第一导电型井相连接。
-
公开(公告)号:TW200811972A
公开(公告)日:2008-03-01
申请号:TW096131363
申请日:2007-08-24
申请人: 三洋電機股份有限公司 SANYO ELECTRIC CO., LTD. , 三洋半導體股份有限公司 SANYO SEMICONDUCTOR CO., LTD. , 三洋半導體製造股份有限公司 SANYO SEMICONDUCTOR MANUFACTURING CO., LTD.
IPC分类号: H01L
CPC分类号: H01L29/7813 , H01L23/4824 , H01L23/564 , H01L24/13 , H01L29/0615 , H01L29/41741 , H01L29/456 , H01L29/7809 , H01L29/7811 , H01L2224/05001 , H01L2224/05026 , H01L2224/05027 , H01L2224/05124 , H01L2224/05155 , H01L2224/05572 , H01L2224/0558 , H01L2224/05644 , H01L2224/1132 , H01L2224/13027 , H01L2224/16238 , H01L2224/81205 , H01L2224/8121 , H01L2224/81815 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01022 , H01L2924/01023 , H01L2924/01029 , H01L2924/01033 , H01L2924/01037 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/01088 , H01L2924/014 , H01L2924/07802 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/1306 , H01L2924/13062 , H01L2924/13091 , H01L2224/13099 , H01L2924/00 , H01L2924/00014
摘要: 在分立半導體之晶片中,已知有將電流路徑上之第1電極及第2電極設於半導體基板之第1主面側而可以進行覆晶安裝者。但是,因電流於基板內亦朝水平方向流動,故存有電阻成份增加的問題。本發明係將連接至元件區域的第1電極及第2電極設置於第1主面側,且於第2主面側設置具有耐腐蝕性、耐氧化性的低電阻之厚膜金屬層。藉此,減低流通於基板水平方向之電流的電阻成分。此外,藉由適當地選擇厚膜金屬層之厚度,可以抑制成本的增加而減低裝置之電阻値。另外,藉由於厚膜金屬層採用金(Au),可以防止因時間經過所致的厚膜金屬層之變色等不良。
简体摘要: 在分立半导体之芯片中,已知有将电流路径上之第1电极及第2电极设于半导体基板之第1主面侧而可以进行覆晶安装者。但是,因电流于基板内亦朝水平方向流动,故存有电阻成份增加的问题。本发明系将连接至组件区域的第1电极及第2电极设置于第1主面侧,且于第2主面侧设置具有耐腐蚀性、耐氧化性的低电阻之厚膜金属层。借此,减低流通于基板水平方向之电流的电阻成分。此外,借由适当地选择厚膜金属层之厚度,可以抑制成本的增加而减低设备之电阻値。另外,借由于厚膜金属层采用金(Au),可以防止因时间经过所致的厚膜金属层之变色等不良。
-
-
-
-
-
-
-
-
-